PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-124573

(43) Date of publication of application: 25.04.2003

(51)Int.Cl.

H01S 5/323 H01L 21/205 H01L 21/3065 H01L 21/308 H01L 21/331 H01L 29/737 H01L 29/80 H01L 33/00

(21)Application number: 2001-315704

(71)Applicant: SUMITOMO ELECTRIC IND LTD

SONY CORP

(22)Date of filing:

12.10.2001

(72)Inventor: YANASHIMA KATSUNORI

KOBAYASHI TOSHIMASA


NAKAJIMA HIROSHI **MOTOKI KENSAKU**

(54) METHOD FOR FABRICATING SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR FABRICATING SEMICONDUCTOR ELEMENT, METHOD FOR FABRICATING ELEMENT, METHOD FOR GROWING NITRIDE III-V COMPOUND SEMICONDUCTOR LAYER, METHOD FOR GROWING SEMICONDUCTOR LAYER, AND METHOD FOR GROWING LAYER

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a highly reliable semiconductor light emitting element having good emission characteristics and a long lifetime, a highly reliable semiconductor element having good characteristics and a long lifetime.

SOLUTION: At the time of fabricating a semiconductor light emitting element or a semiconductor element by growing a nitride based III-V compound semiconductor layer for forming a light emitting element structure or an element structure on the major surface of a nitride based III-V compound semiconductor substrate 1 where a plurality of second regions B having a second mean dislocation density higher than a first mean dislocation density are arranged regularly in a first region A of the crystal having the first mean dislocation density, the nitride based III-V compound semiconductor layer is prevented from coming into direct contact with the second region B on the major surface of the nitride based III-V compound semiconductor substrate.



LEGAL STATUS

[Date of request for examination]

04.10.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The 1st average dislocation density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has form light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by making it growing up. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 2] The manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by removing the 2nd field of the above from the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate in part at least before growing up the above-mentioned nitride system group-III-V-semiconducter layer.

[Claim 3] The manufacture approach of the semi-conductor light emitting device according to claim 2 characterized by removing the 2nd field of the above from the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate by predetermined Mr. Fukashi before growing up the above-mentioned nitride system group-III-V-semiconducter layer.

[Claim 4] The above-mentioned predetermined depth is the manufacture approach of the semi-conductor light emitting device according to claim 3 characterized by being 1 micrometers or more.

[Claim 5] The above-mentioned predetermined depth is the manufacture approach of the semi-conductor light emitting device according to claim 3 characterized by being 10 micrometers or more.

[Claim 6] The manufacture approach of the semi-conductor light emitting device according to claim 2 characterized by all removing the 2nd field of the above before growing up the above-mentioned nitride system group-III-V-semiconducter layer.

[Claim 7] The manufacture approach of the semi-conductor light emitting device according to claim 2 characterized by removing the 2nd field of the above by etching.

[Claim 8] The above-mentioned etching is the manufacture approach of the semi-conductor light emitting device according to claim 7 characterized by being wet etching.

[Claim 9] The above-mentioned etching is the manufacture approach of the semi-conductor light emitting device according to claim 7 characterized by being dry etching.

[Claim 10] The above-mentioned etching is the manufacture approach of the semi-conductor light emitting device according to claim 7 characterized by being thermochemistry etching.

[Claim 11] The manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by covering the front face of the 2nd field of the above by the enveloping layer before growing up the above-mentioned nitride system group-III-V-semiconducter layer.

[Claim 12] The manufacture approach of the semi-conductor light emitting device according to claim 11 characterized by removing the 2nd field of the above from the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate by predetermined Mr. Fukashi.

[Claim 13] The manufacture approach of the semi-conductor light emitting device according to claim 12 characterized by the part from which the 2nd field of the above was removed being buried by the above-mentioned enveloping layer.

[Claim 14] The front face of the above-mentioned enveloping layer is the manufacture approach of the semi-conductor light emitting device according to claim 11 characterized by being in a location higher

than the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate. [Claim 15] The front face of the above-mentioned enveloping layer is the manufacture approach of the semi-conductor light emitting device according to claim 11 characterized by being in agreement with the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 16] Two or more 2nd fields of the above are the manufacture approaches of the semi-conductor light emitting device according to claim 1 characterized by having arranged periodically.

[Claim 17] Two or more 2nd fields of the above are the manufacture approaches of the semi-conductor light emitting device according to claim 1 characterized by having arranged periodically in the shape of a hexagonal lattice.

[Claim 18] Two or more 2nd fields of the above are the manufacture approaches of the semi-conductor light emitting device according to claim 1 characterized by having arranged periodically in the shape of a rectangle grid.

[Claim 19] Two or more 2nd fields of the above are the manufacture approaches of the semi-conductor light emitting device according to claim 1 characterized by having arranged periodically in the shape of a tetragonal lattice.

[Claim 20] Spacing of the 2nd two field of the above which adjoins mutually is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being 20 micrometers or more.

[Claim 21] Spacing of the 2nd two field of the above which adjoins mutually is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being 50 micrometers or more.

[Claim 22] Spacing of the 2nd two field of the above which adjoins mutually is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being 100 micrometers or more.

[Claim 23] The array period of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 16 characterized by being 20 micrometers or more.

[Claim 24] The array period of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 16 characterized by being 50 micrometers or more.

[Claim 25] The array period of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 16 characterized by being 100 micrometers or more.

[Claim 26] The 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by having an indeterminate multiple column-like configuration.

[Claim 27] The manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by preparing the 3rd field which has the 3rd average dislocation density lower than the average dislocation density of the above 2nd more highly than the average dislocation density of the above 1st between the 1st field of the above, and the 2nd field of the above.

[Claim 28] The manufacture approach of the semi-conductor light emitting device according to claim 27 characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above and the 3rd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 29] The manufacture approach of the semi-conductor light emitting device according to claim 28 characterized by removing the 2nd field of the above, and the 3rd field of the above from the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate in part at least before growing up the above-mentioned nitride system group-III-V-semiconducter layer.

[Claim 30] The diameter of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by 10-micrometer or more being 100 micrometers or less.

[Claim 31] The diameter of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by 20-micrometer or more being 50 micrometers or less.

[Claim 32] The diameter of the 3rd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 27 characterized by 20-micrometer or more thing large 200 micrometers or less from the diameter of the 2nd field of the above.

[Claim 33] The diameter of the 3rd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 27 characterized by 40-micrometer or more thing large 160 micrometers or less from the diameter of the 2nd field of the above.

[Claim 34] The diameter of the 3rd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 27 characterized by 60-micrometer or more thing large 140 micrometers or less from the diameter of the 2nd field of the above.

[Claim 35] The average dislocation density of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being 5 or more times of the average dislocation density of the 1st field of the above.

[Claim 36] The average dislocation density of the 2nd field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being more than 1x108 cm-2.

[Claim 37] For the average dislocation density of less than [2x106 cm-2] and the 2nd field of the above, the average dislocation density of the 1st field of the above is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being more than 1x108 cm-2.

[Claim 38] For the average dislocation density of less than [2x106 cm-2] and the 2nd field of the above, the average dislocation density of the 1st field of the above is [the average dislocation density of more than 1x108 cm-2 and the 3rd field of the above] the manufacture approach of the semi-conductor light emitting device according to claim 27 characterized by being smaller than 1x108 cm-2 and being larger than 2x106 cm-2.

[Claim 39] The above-mentioned nitride system group-III-V-semiconducter substrate is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by consisting of AIX ByGa1-x-y-z Inz Asu N1-u-v Pv (however, $0 \le x \le 1$, $0 \le y \le 1$, $0 \le x \le 1$).

[Claim 40] The above-mentioned nitride system group-III-V-semiconducter substrate is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by consisting of AIX ByGa1-x-y-z Inz N (however, 0<=x<=1, 0<=y<=1, 0<=z<=1, 0 <=x+y+z<1).

[Claim 41] The above-mentioned nitride system group-III-V-semiconducter substrate is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by consisting of AIX Ga1-x-z Inz N (however, 0<=x<=1, 0<=z<=1).

[Claim 42] The above-mentioned nitride system group-III-V-semiconducter substrate is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by consisting of GaN.

[Claim 43] The above-mentioned semi-conductor light emitting device is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being semiconductor laser.

[Claim 44] The above-mentioned semi-conductor light emitting device is the manufacture approach of the semi-conductor light emitting device according to claim 1 characterized by being light emitting diode.

[Claim 45] The 1st average defect density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has form light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by making it growing up. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate. [Claim 46] By growing up the nitride system group-III-V-semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the abovementioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 47] It is the manufacture approach of the semi-conductor light emitting device according to claim 46 characterized by for the 1st field of the above being a single crystal, and intermingling a single

crystal, polycrystal, amorphous substances, or 2 or more [these], as for the 2nd field of the above. [Claim 48] The 1st average dislocation density The nitride system group—III—V—semiconducter layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has form component structure on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by making it growing up. The manufacture approach of the semiconductor device characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 49] The above-mentioned semiconductor device is the manufacture approach of the semiconductor device according to claim 48 characterized by being a light emitting device. [Claim 50] The above-mentioned semiconductor device is the manufacture approach of the semiconductor device according to claim 48 characterized by being a photo detector. [Claim 51] The above-mentioned semiconductor device is the manufacture approach of the semiconductor device according to claim 48 characterized by being an electronic transit component. [Claim 52] The 1st average defect density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has form component structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by making it growing up. The manufacture approach of the semiconductor device characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 53] By growing up the nitride system group-III-V-semiconducter layer which forms component structure on the principal plane of the nitride system group-III-V-semiconducter substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 54] By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 55] By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd

[Claim 55] By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 56] It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 57] By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd

average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density form component structure on the principal plane of the semi-conductor substrate arranged regularly The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 58] By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density form component structure on the principal plane of the semi-conductor substrate arranged regularly The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 59] It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal. The manufacture approach of the semiconductor device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 60] By growing up the layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density form component structure on the principal plane of the substrate arranged regularly The manufacture approach of the component which is the manufacture approach of a component of having manufactured the component and is characterized by making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate.

[Claim 61] By growing up the layer in which two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density form component structure on the principal plane of the substrate arranged regularly The manufacture approach of the component which is the manufacture approach of a component of having manufactured the component and is characterized by making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate.

[Claim 62] The manufacture approach of the component which is the manufacture approach of a component of having manufactured a component by growing up the layer which forms component structure on the principal plane of the substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal, and is characterized by making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate.

[Claim 63] Two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange regularly at the 1st spacing in the 1st direction. By growing up the nitride system group—III—V—semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semi—conductor light emitting device which is the manufacture approach of a semi—conductor light emitting device of having manufactured the semi—conductor light emitting device, and is characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate

[Claim 64] Two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density arrange regularly at the 1st spacing in the 1st direction. By growing up the

nitride system group-III-V-semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 65] Two or more 2nd fields where crystallinity is worse than this 1st field arrange regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. By growing up the nitride system group—III—V—semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semi—conductor light emitting device which is the manufacture approach of a semi—conductor light emitting device of having manufactured the semi—conductor light emitting device, and is characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 66] The 1st average dislocation density Two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel light emitting device structure It is the manufacture approach of a semi—conductor light emitting device of having manufactured the semi—conductor light emitting device by growing up the nitride system group—III—V—semiconducter layer to form. The manufacture approach of the semi—conductor light emitting device characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 67] The 1st average defect density Two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly mutually in parallel light emitting device structure It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the nitride system group-III-V-semiconducter layer to form. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 68] The nitride system group—III—V-semiconducter layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form light emitting device structure on the principal plane of the nitride system group—III—V-semiconducter substrate arranged regularly mutually in parallel It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by making it growing up. The manufacture approach of the semi-conductor light emitting device characterized by making it the above—mentioned nitride system group—III—V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V-semiconducter substrate.

[Claim 69] Two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange regularly at the 1st spacing in the 1st direction. By growing up the nitride system group—III—V—semiconducter layer which forms component structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the

semiconductor device, and is characterized by making it the above-mentioned nitride system group-III-V-şemiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 70] Two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density arrange regularly at the 1st spacing in the 1st direction. By growing up the nitride system group—III—V—semiconducter layer which forms component structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 71] Two or more 2nd fields where crystallinity is worse than this 1st field arrange regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. By growing up the nitride system group-III-V-semiconducter layer which forms component structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 72] The 1st average dislocation density Two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel component structure It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the nitride system group—III—V—semiconducter layer to form. The manufacture approach of the semiconductor device characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 73] The 1st average defect density Two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel component structure It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the nitride system group—III—V—semiconducter layer to form. The manufacture approach of the semiconductor device characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 74] The nitride system group-III-V-semiconducter layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly mutually in parallel It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by making it growing up. The manufacture approach of the semiconductor device characterized by making it the above-mentioned nitride system group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate. [Claim 75] Two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd

spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 76] Two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 77] Two or more 2nd fields where crystallinity is worse than this 1st field arrange regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the semi-conductor light emitting device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 78] The 1st average dislocation density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 79] The 1st average defect density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned semi-conductor substrate.

[Claim 80] By growing up the semi-conductor layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semi-conductor light emitting device which is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 81] Two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The

manufacture approach of the semiconductor device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 82] Two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the semiconductor device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 83] Two or more 2nd fields where crystallinity is worse than this 1st field arrange regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the semiconductor device characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 84] The 1st average dislocation density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which it has] a straight line form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 85] The 1st average defect density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which it has J a straight line form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate. [Claim 86] By growing up the semi-conductor layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel The manufacture approach of the semiconductor device which is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate. [Claim 87] Two or more 2nd fields which have the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the component characterized by making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate.

[Claim 88] Two or more 2nd fields which have the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st

average defect density arrange regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the component characterized by making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate.

[Claim 89] Two or more 2nd fields where crystallinity is worse than this 1st field arrange regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing of the above in the 1st direction of the above, and the 2nd direction which intersects perpendicularly. The manufacture approach of the component characterized by making it the above—mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned substrate.

[Claim 90] By growing up the layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density] a straight line form component structure on the principal plane of the substrate arranged regularly mutually in parallel The manufacture approach of the component which is the manufacture approach of a component of having manufactured the component and is characterized by making it the abovementioned layer not contact the 2nd field of the above, and directly on the principal plane of the abovementioned substrate.

[Claim 91] By growing up the layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density] a straight line form component structure on the principal plane of the substrate arranged regularly mutually in parallel The manufacture approach of the component which is the manufacture approach of a component of having manufactured the component and is characterized by making it the above—mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned substrate. [Claim 92] It is the manufacture approach of a component of having manufactured the component by growing up the layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the substrate arranged regularly mutually in parallel. The manufacture approach of the component characterized by making it the above—mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned substrate:

[Claim 93] The 1st average dislocation density All over the 1st field which consists of a crystal which it

[Claim 93] The 1st average dislocation density All over the 1st field which consists of a crystal which it has It is the growth approach of the nitride system group—III—V—semiconducter layer it was made to grow up a nitride system group—III—V—semiconducter layer on the principal plane of the nitride system group—III—V—semiconducter substrate which has the 2nd field which has the 2nd average dislocation density higher than the average dislocation density of the above 1st. The growth approach of the nitride system group—III—V—semiconducter layer characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 94] The 1st average defect density All over the 1st field which consists of a crystal which it has It is the growth approach of the nitride system group—III—V—semiconducter layer it was made to grow up a nitride system group—III—V—semiconducter layer on the principal plane of the nitride system group—III—V—semiconducter substrate which has the 2nd field which has the 2nd average defect density higher than the average defect density of the above 1st. The growth approach of the nitride system group—III—V—semiconducter layer characterized by making it the above—mentioned nitride system group—III—V—semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above—mentioned nitride system group—III—V—semiconducter substrate.

[Claim 95] The growth approach of the nitride system group-III-V-semiconducter layer which crystallinity is the growth approach of the nitride system group-III-V-semiconducter layer it was made grow up a nitride system group-III-V-semiconducter layer on the principal plane of the nitride system group-III-V-semiconducter substrate which has the 2nd bad field, and is characterized from this 1st field all over the 1st field which consists of a crystal by making it the above-mentioned nitride system

group-III-V-semiconducter layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate.

[Claim 96] It is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the semi-conductor substrate which has the 2nd field which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density. The growth approach of the semi-conductor layer characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 97] It is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the semi-conductor substrate which has the 2nd field which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density. The growth approach of the semi-conductor layer characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate.

[Claim 98] The growth approach of the semi-conductor layer which crystallinity is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the substrate which has the 2nd bad field, and is characterized by making it the above-mentioned semi-conductor layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned semi-conductor substrate from this 1st field all over the 1st field which consists of a crystal.

[Claim 99] The growth approach of the layer characterized by being the growth approach of a layer of having made it grow up a layer, and making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate on the principal plane of the substrate which has the 2nd field which has the 2nd average dislocation density higher than the average dislocation density of the above 1st all over the 1st field which consists of a crystal which has the 1st average dislocation density.

[Claim 100] The growth approach of the layer characterized by being the growth approach of a layer of having made it grow up a layer, and making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate on the principal plane of the substrate which has the 2nd field which has the 2nd average defect density higher than the average defect density of the above 1st all over the 1st field which consists of a crystal which has the 1st average defect density.

[Claim 101] The growth approach of the layer characterized by crystallinity being the growth approach of a layer of having made it grow up a layer on the principal plane of the substrate which has the 2nd bad field, and making it the above-mentioned layer not contact the 2nd field of the above, and directly on the principal plane of the above-mentioned substrate from this 1st field all over the 1st field which consists of a crystal.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Field of the Invention] This invention is applied to manufacture of the semiconductor laser and light emitting diode using a nitride system group III-V semiconducter, or an electronic transit component, concerning the manufacture approach of a semi-conductor light emitting device, the manufacture approach of a semiconductor device, the manufacture approach of a component, the growth approach of a nitride system group-III-V-semiconducter layer, the growth approach of a semi-conductor layer, and the growth approach of a layer, and is suitable.
[0002]

[Description of the Prior Art] Nitride system groups III-V semiconducter, such as GaN, AlGaN, GaInN, and AlGaInN, compare with an AlGaInAs system group III-V semiconducter or an AlGaInP system group III-V semiconducter, and are band gaps Eg. It has the description of it being large and being the semiconductor material of direct transition. for this reason, these nitride system groups III-V semiconducter observe as [from the semiconductor laser which can emit light for the light of short wavelength which hit green from ultraviolet rays , and ultraviolet rays to red] an ingredient which constitute semi-conductor light emitting devices , such as light emitting diode (LED) which can cover large luminescence wavelength range call white , -- have -- **** -- a high density optical disk and a full color display $-\!-$ the environment , the medical field , etc. be further consider in application widely . [0003] Moreover, these nitride system groups III-V semiconducter have the description of crystal growth being able to perform formation of a semi-conductor layer and an insulating layer continuously by that the saturation velocity in the high electric field of GaN is large, for example, the elevatedtemperature actuation to about 400 degrees C is possible, and using AIN for the ingredient of the insulating layer for example, in MIS (Metal-Insulator-Semiconductor) structure. For this reason, these nitride system groups III-V semiconducter are expected also as an ingredient which constitutes the RF . electronic device of the high power in which elevated-temperature actuation is possible. [0004] In addition, the following things are mentioned as a nitride system group's III-V semiconducter

- advantage.
 (1) Thermal conductivity is higher than a GaAs system semi-conductor etc., and is the component
- sense of an elevated temperature and high power actuation.
 (2) An ingredient is chemically stable, and a degree's of hardness is expensive, and it is easy to acquire high dependability.
- (3) The load to an environment is a small compound semiconductor ingredient. That is, an AlGaInN system semi-conductor does not contain the environmental pollutant or poison with large effect to an environment in a component or a raw material. Specifically, the ingredient equivalent to the arsenic (As) in an AlGaAs system semi-conductor, the cadmium (Cd) in a ZnCdSSe system semi-conductor, etc., its raw material (arsine (AsH3)), etc. are not used.
- [0005] However, there was a problem that there was no suitable substrate ingredient to acquire high dependability in the component using a nitride system group III-V semiconducter conventionally. As a nitride system group's III-V semiconducter substrate ingredient, in order to obtain especially the crystal of high quality, there are the following problems and situations.
- (1) GaN of a component, AlGaN, and GaInN are the total-distortion systems from which a lattice constant differs. Therefore, the range in which the range and the good crystal film which do not produce a crack etc. between nitride system groups III-V semiconducter and a substrate are obtained has the limit on a design, such as stopping a presentation, thickness, etc.

- (2) The high quality substrate which carries out lattice matching to GaN is not developed yet. There is no substrate which there is a problem of being easy to generate a crack since a quality GaN substrate is a developmental stage, the comparatively small SiC substrate of a lattice constant difference is expensive, diameter[of macrostomia]-izing is also difficult, it pulls on the crystal film and distortion occurs as there are a high quality GaAs substrate which carries out lattice matching to a GaInP system semi-conductor, and a high quality InP substrate which carries out lattice matching to a GaInAs system semi-conductor for example, and carries out lattice matching to GaN in addition to these.
- (3) It may not be deteriorated and corroded by the requirement of a nitride system group's III-V semiconducter substrate ingredient in the high crystal growth temperature of about 1000 degrees C, and the ammonia ambient atmosphere of V group raw material.

[0006] For the above reasons, silicon on sapphire is used in many cases by decision synthetic as a nitride system group's III-V semiconducter substrate. Silicon on sapphire is stable at a nitride system group's III-V semiconducter crystal growth temperature, and although there is an advantage by which 2 or the 3 inch substrate of high quality is supplied to stability, on the other hand, grid mismatching with GaN is large (about 13%). For this reason, the buffer layer which consists of GaN or AIN with low-temperature growth is formed on silicon on sapphire, and the nitride system group III-V semiconducter is grown up on it. According to this, it is possible to grow up the nitride system group III-V semiconducter of a single crystal, but the defect density reflects grid mismatching, for example, it is 108–109. It was difficult for there to be also extent (cm-2), for example, to acquire the dependability of long duration in semiconductor laser.

[0007] When indispensable and (3) crystal growth film have the thick ejection of p lateral electrode from a substrate top face, and n lateral electrode since there is no (1) cleavability in silicon on sapphire in addition to this, stable formation of a laser end face with high mirror plane nature is difficulty and (2) sapphire is insulation, according to the difference of the coefficient of thermal expansion of a nitride system group III-V semiconducter and sapphire, the curvature of the substrate in a room temperature is large, and there are problems, such as causing trouble to a component formation process.

[0008] For the purpose of the quality improvement of a semiconducting crystal grown up on the substrate with which lattice constants differ like silicon on sapphire, there is a method of using longitudinal direction selective growth (Epitaxial Lateral Overgrowth; ELO). Although a high crystal quality field (longitudinal direction growth field), low crystal quality, or high defect density fields (a seed crystal top, the boundary, the meeting section, etc.) appear periodically in ELO When the size of the active region (for example, field an electron runs with a luminescence field and an electronic transit component by the light emitting device) of a component is not large, the period of ELO It can take more greatly than the emitter region / collector field (or source field / drain field) spacing of the stripe of semiconductor laser, or a transistor. For example, since the size of the active region of a component is about several micrometers to the period of 10–20 micrometers of ELO, it is possible to design an active region in a high quality field.

[0009] When a component was formed on silicon on sapphire using ELO, there were the following problems, for example besides the problem resulting from the property of sapphire own one, such as badness of above-mentioned cleavability.

- (1) The yield falls according to there being many routing counters required for ELO.
- (2) The big curvature by thermal stress occurs in a substrate, and only a part required for ELO reduces the controllability of a crystal growth process or a wafer process, when crystal thickness increases.
- (3) There is a limit of component size. With components which are larger than an ELO period, for example, have an active region beyond hundreds of micrometer angle, such as LED, a photodetector (PD), and an accumulation component, since all component fields cannot be made into a high crystal quality field, effectiveness of ELO cannot be demonstrated.

[0010] Although many above problems can be solved if the GaN substrate of high quality is obtained, for an old attempt, it was quality and the GaN substrate of the diameter of macrostomia was not obtained. By the reasons of being hard to obtain the good seed crystal by elevated—temperature (high pressure) growth also by HVPE (halide vapor growth) generally, this cannot carry out single crystal growth to stability, but, as for GaN, manufacture of a high quality substrate depends it on a difficult thing. [0011] The manufacture approach of the single crystal GaN substrate aiming at aiming at an improvement of this problem is proposed by JP,2001–102307,A. According to this, a three–dimension–facet (it is called a "core" below) is formed in a part after forming the GaN kind substrate of high defect density, by continuing growth on the conditions which do not close a facet, a crystal rearrangement is

centralized on this core section, and the field large as a result is manufacturing the quality substrate. [001.2]

[Problem(s) to be Solved by the Invention] However, since especially the technique indicated by JP,2001–102307,A is what decreases the penetration rearrangement of other fields by centralizing a penetration rearrangement on a field with a growth phase, in the obtained single crystal GaN substrate, the field (core) of low defect density and the field of high defect density are intermingled, and the location which the field of high defect density moreover generates cannot be controlled, but is generated at random. For this reason, when a nitride system group—III—V—semiconducter layer was grown up on this single crystal GaN substrate and a semiconductor device, for example, semiconductor laser, was manufactured, it could not avoid that the field of high defect density will be formed in a luminescence field, but the fall of the luminescence property of semiconductor laser or dependability was caused.

[0013] Therefore, this Object of the Invention has good properties, such as a luminescence property, and they are to offer the manufacture approach of a semi-conductor light emitting device that a reliable long lasting semi-conductor light emitting device and such a semi-conductor light emitting device can be manufactured easily.

[0014] More generally, this Object of the Invention has a good property, and it is to offer the manufacture approach of a semiconductor device that a reliable long lasting semiconductor device and such a semiconductor device can be manufactured easily.

[0015] Still more generally, this Object of the Invention has a good property, and it is to offer the manufacture approach of a component that various kinds of reliable long lasting components and such components can be manufactured easily.

[0016] Moreover, this Object of the Invention has good properties, such as a luminescence property, its long lasting reliable semi-conductor light emitting device or reliable long lasting property is good, and its long lasting reliable semiconductor device or reliable long lasting property is good, and it is to use for reliable long lasting manufacture of various kinds of components, and offer the suitable growth approach of a nitride system group-III-V-semiconducter layer, the growth approach of a semi-conductor layer, and the growth approach of a layer.

[0017]

[Means for Solving the Problem] this invention person inquired wholeheartedly, in order to solve the above-mentioned technical problem. It is as follows when the outline is explained.

[0018] this invention person succeeded in controlling the location of the high defect density field generated all over a low defect density field, as a result of repeating amelioration of the technique indicated by JP,2001–102307,A. That is, into crystal growth, a high defect density field is made to condense automatically, and is not formed, but seed crystal etc. is artificially formed [circularly, regularly, for example periodically, and] on a substrate with a suitable GaAs substrate etc., for example, and the formation location of a high defect density field can be controlled by performing crystal growth on it, and it becomes possible to extend an improvement of crystal quality and a good crystalline region. In this case, the array pattern of a high defect density field is freely changeable with arrangement of seed crystal etc.

[0019] Here, in seed crystal etc., although formed with ingredients other than nitride system groups III-V semiconducter other than GaN of polycrystal, an amorphous substance (amorphous), or a single crystal, and GaN(s), such as AlGaInN, and a nitride system group III-V semiconducter, as long as it is the structure used as the nucleus (core) which specifies a crystal defect concentration location, you may be what kind of structure.

[0020] Using such a substrate, semi-conductor light emitting devices, such as semiconductor laser, and when manufacturing a semiconductor device more generally, the high defect density field which exists in a substrate needs to eliminate the bad influence which it has on a component. That is, if a semi-conductor layer is grown up on a substrate, in order for a defect to spread from the high defect density field of a substrate substrate in this semi-conductor layer, it is necessary to prevent degradation of the property of a component, a fall of dependability, etc. resulting from this defect.

[0021] It happens, also when it is difficult to obtain the substrate of low defect density with this problem homogeneous as the semi-conductor used for a component, and growing up a semi-conductor layer on it using the substrate of the same structure as the above. It happens, also when it is difficult to obtain the substrate of low defect density homogeneous as the ingredient used for a component more generally, and growing up a layer on it using the substrate of the same structure as the above. As a result of examining many things, this invention person finds out the effective technique of the ability to

solve the above-mentioned technical problem, and used to come to think out this invention. [0022] In order to solve the above-mentioned technical problem, namely, invention of the 1st of this invention The 1st average dislocation density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has form light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly By making it grow up, it is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. [0023] In order to make it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate, before growing up a nitride system group-III-V-semiconducter layer, specifically, the 2nd field is removed from the principal plane of a nitride system group-III-V-semiconducter substrate in part at least. Before growing up a nitride system group-III-V-semiconducter layer, more specifically, the 2nd field is removed from the principal plane of the above-mentioned nitride system group-III-V-semiconducter substrate by predetermined Mr. Fukashi. Here, although the predetermined depth is suitably chosen according to the configuration of the component constituted by the nitride system group-III-V-semiconducter layer, the growth conditions of a nitride system group-III-V-semiconducter layer, etc., generally it is carried out 1 micrometers or more to more than thickness extent (for example, 10 micrometers or more) of the component suitably constituted using a nitride system group-III-V-semiconducter layer. Before growing up a nitride system group-III-V-semiconducter layer, the 2nd field may all be removed. Etching performs removal of the 2nd field typically and, specifically, wet etching, dry etching, thermochemistry etching, ion milling, etc. perform.

[0024] In order to make it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate, before growing up a nitride system group-III-V-semiconducter layer, the front face of the 2nd field may be covered by the enveloping layer. As this enveloping layer, as long as growth temperature can be borne, various kinds of things can be used, and specifically, it is SiO2. The film and Six Ny Refractory metal film, those nitrides, etc., such as a tungsten (W) besides insulator layers, such as film and SOG (Spin on Glass) film, molybdenum (Mo), and a tantalum (Ta), can be used. In this case, although it is also good to form an enveloping layer on the 2nd field, when the 2nd field is removed from the principal plane of a nitride system group-III-V-semiconducter substrate to the predetermined depth, the part from which this 2nd field was removed may be made to be buried by the enveloping layer. Although the front face of an enveloping layer is located in a location higher than the principal plane of a nitride system group-III-V-semiconducter substrate, the front face of an enveloping layer can be made in agreement [in the case of the latter] with the principal plane of a nitride system group-III-V-semiconducter substrate in the case of the former by using the technique of etchback etc.

[0025] Although spacing of the 2nd two field which adjoins mutually, or the array period of the 2nd field is chosen according to the magnitude of a component etc., generally it is 20 micrometers or more, 50 micrometers or more, or 100 micrometers or more. Although what has the not necessarily clear upper limit of spacing of this 2nd field or the array period of the 2nd field does not exist, generally it is about 1000 micrometers. This 2nd field has penetrated the nitride system group-III-V-semiconducter substrate typically. Moreover, this 2nd field has an indeterminate multiple column-like configuration typically. Between the 1st field and the 2nd field, are higher than the 1st average dislocation density. And the 3rd field which has the 3rd average dislocation density lower than the 2nd average dislocation density exists as a transition region in many cases. Although it is also good to make it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate, in this case, most suitably It is made for a nitride system group-III-V-semiconducter layer not to contact these 2nd field and the 3rd field, and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. In the case of the latter, before growing up a nitride system group-III-V-semiconducter layer, specifically, the 2nd field and 3rd field are removed from the principal plane of a nitride system group-III-V-semiconducter substrate in part at least.

[0026] 10 micrometers or more 100 micrometers or less of diameters of the 2nd field are 20 micrometers or more 50 micrometers or less more typically. Moreover, when the 3rd field exists, typically, the diameter is larger than 20 micrometers or more 200 micrometers or less, more typically

large 40 micrometers or more 160 micrometers or less, and most typically larger than the diameter of the 2nd field 60 micrometers or more 140 micrometers or less.

[0027] Generally the average dislocation density of the 2nd field is 5 or more times of the dislocation density of the 1st field. Typically, less than [2x106 cm-2] and the average dislocation density of the 2nd field of the average dislocation density of the 1st field are more than 1x108 cm-2. When the 3rd field exists, the average dislocation density is smaller than 1x108 cm-2, and typically larger than 2x106 cm-2.

[0028] In order that average dislocation density may prevent the bad influence by the 2nd high field, 1 micrometers or more of 10 micrometers or more of 100 micrometers or more of luminescence fields of a semi-conductor light emitting device are more suitably separated from the 2nd field. When the 3rd field exists, it is made for the luminescence field of a semi-conductor light emitting device not to include the 2nd field and 3rd field most suitably. Although semi-conductor light emitting devices are semiconductor laser and light emitting diode, more specifically, in the case of the former semiconductor laser, 1 micrometers or more of 10 micrometers or more of fields where a drive current is passed through a stripe-like electrode are more suitably separated from the 2nd field still more suitably. When the 3rd field exists, it is made for the field where a drive current is passed through a stripe-like electrode not to include the 2nd field and 3rd field most suitably. One or more number of stripe-like electrodes, i.e., a laser stripe, may be formed, and can also choose the width of face if needed.

[0029] A nitride system group-III-V-semiconducter substrate or a nitride system group-III-V-semiconducter layer Most generally AIX By Ga1-x-y-z Inz Asu N1-u-v Pv It consists of (0 <= x <= 1, 0 <= y <= 1, 0 <= z <= 1, 0 <= z <= 1, 0 <= x <= 1, 0 <= x <= 1, 0 <= z <= 1, 0 <= z <= 1, 0 <= x <= 1, 0 <= z <= 1, 0 <= z <= 1, 0 <= z <= 1, 0 <= x <= 1, 0 <= x

[0030] Invention of the 2nd of this invention The 1st average defect density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has form light emitting device structure on the principal plane of the nitride system group-III-Vsemiconducter substrate arranged regularly By making it grow up, it is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. [0031] here, "average defect density" means the mean density of the whole lattice defect which has a bad influence on a property, dependability, etc. of a component, and all things, such as a rearrangement, a stacking fault, and a point defect, are contained in a defect (the following -- the same). [0032] Invention of the 3rd of this invention By growing up the nitride system group-III-Vsemiconducter layer which forms light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semiconductor light emitting device, and is characterized by making it a nitride system group-III-Vsemiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0033] here, typically, the 1st field which consists of a crystal is a single crystal, and, as for the 2nd field where crystallinity is worse than this 1st field, a single crystal, polycrystal, amorphous substances, or 2 or more [these] are intermingled (the following — the same). This corresponds with the case where the 2nd average dislocation density or average defect density of a field is higher than the 1st average dislocation density or average defect density of a field.

[0034] Invention of the 4th of this invention The 1st average dislocation density The nitride system group-III-V-semiconducter layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has form component structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly By making it grow up, it is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making

it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0035] Invention of the 5th of this invention The 1st average defect density The nitride system group—III—V—semiconducter layer in which two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has form component structure on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly By making it grow up, it is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group—III—V—semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0036] Invention of the 6th of this invention By growing up the nitride system group-III-V-semiconducter layer which forms component structure on the principal plane of the nitride system group-III-V-semiconducter substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0037] in the 4th of this invention – the 6th invention, a photo detector besides a light emitting device like light emitting diode or semiconductor laser and an electronic transit component still like field-effect transistors (FET), such as a high electron mobility transistor, or a heterojunction bipolar transistor (HBT) are contained in a semiconductor device (the following — the same).

[0038] In the 4th of this invention – the 6th invention, in order that average dislocation density may prevent the bad influence by the 2nd high field, 1 micrometers or more of 10 micrometers or more of 100 micrometers or more of active regions of a semiconductor device are more suitably separated from the 2nd field still more suitably. When the 3rd field exists, it is made for the active region of a semiconductor device not to include the 2nd field and 3rd field most suitably, here, an active region means a light-receiving field and the field an electron runs in an electronic transit component in a luminescence field and a semi-conductor photo detector in a semi-conductor light emitting device (the following — the same).

[0039] Invention of the 7th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0040] Invention of the 8th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0041] Invention of the 9th of this invention It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0042] Invention of the 10th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density form component structure on the principal plane of the semi-conductor substrate arranged regularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly

on the principal plane of a semi-conductor substrate.

[0043] Invention of the 11th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density form component structure on the principal plane of the semi-conductor substrate arranged regularly It is the manufacture approach of a semi-conductor device of having manufactured the semiconductor device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0044] Invention of the 12th of this invention It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0045] In the 10th of this invention – the 12th invention, the ingredients of a semi-conductor substrate or a semi-conductor layer may be wurtzite mold (wurtzit) structure besides a nitride system group III-V semiconducter and other semi-conductors which more generally have the crystal structure of hexagonal system, for example, ZnO, alpha-ZnS, alpha-CdS, alpha-CdSe, etc., and may be various kinds of semi-conductors which have the crystal structure of further others.

[0046] Invention of the 13th of this invention By growing up the layer in which two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density form component structure on the principal plane of the substrate arranged regularly It is the manufacture approach of a component of having manufactured the component, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0047] Invention of the 14th of this invention By growing up the layer in which two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density form component structure on the principal plane of the substrate arranged regularly It is the manufacture approach of a component of having manufactured the component, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0048] Invention of the 15th of this invention is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate which two or more 2nd fields where crystallinity is worse than this 1st field have arranged regularly all over the 1st field which consists of a crystal. A layer is characterized by making it not contact the 2nd field and directly on the principal plane of a substrate.

[0049] In the 13th of this invention – the 15th invention, components are a piezoelectric device besides semiconductor devices (a light emitting device, a photo detector, electronic transit component, etc.), a pyroelectric element, optical elements (the second harmonic generation component using a nonlinear optical crystal etc.), a dielectric element (a ferroelectric component is included), a superconducting element, etc. In this case, by the semiconductor device, various kinds of above semi-conductors can be used for the ingredient of a substrate or a layer, and various kinds of ingredients, such as an oxide, can be used for it by a piezoelectric device, the pyroelectric element, the optical element, the dielectric element, and the superconducting element. About an oxide ingredient, it is Journal of the Society of Japan Vol.103 and No.11(1995) pp.1099–1111, for example. There are many things, such as what was indicated by Materials Science and Engineering B41 (1996) 166–173.

[0050] Two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange invention of the 16th of this invention regularly at the 1st spacing in the 1st direction. By growing up the nitride system group-III-V-semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0051] Two or more 2nd fields which have the 2nd average defect density higher than the 1st average

defect density all over the 1st field which consists of a crystal which has the 1st average defect density arrange invention of the 17th of this invention regularly at the 1st spacing in the 1st direction. By growing up the nitride system group—III—V—semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semi—conductor light emitting device of having manufactured the semi—conductor light emitting device, and is characterized by making it a nitride system group—III—V—semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0052] Two or more 2nd fields where crystallinity is worse than this 1st field arrange invention of the 18th of this invention regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. By growing up the nitride system group-III-V-semiconducter layer which forms light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0053] Invention of the 19th of this invention The 1st average dislocation density Two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel light emitting device structure It is the manufacture approach of a semi—conductor light emitting device by growing up the nitride system group—III—V—semiconducter layer to form. A nitride system group—III—V—semiconducter layer is characterized by making it not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0054] Invention of the 20th of this invention The 1st average defect density Two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel light emitting device structure It is the manufacture approach of a semi—conductor light emitting device by growing up the nitride system group—III—V—semiconducter layer to form. A nitride system group—III—V—semiconducter layer is characterized by making it not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0055] Invention of the 21st of this invention The nitride system group-III-V-semiconducter layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form light emitting device structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly mutually in parallel By making it grow up, it is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0056] Two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange invention of the 22nd of this invention regularly at the 1st spacing in the 1st direction. By growing up the nitride system group-III-V-semiconducter layer which forms component structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0057] Two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density arrange invention of the 23rd of this invention regularly at the 1st spacing in the 1st direction. By

growing up the nitride system group-III-V-semiconducter layer which forms component structure on the principal plane of the nitride system group-III-V-semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0058] Two or more 2nd fields where crystallinity is worse than this 1st field arrange invention of the 24th of this invention regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. By growing up the nitride system group—III—V—semiconducter layer which forms component structure on the principal plane of the nitride system group—III—V—semiconducter substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group—III—V—semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0059] Invention of the 25th of this invention The 1st average dislocation density Two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly mutually in parallel component structure It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the nitride system group-III-V-semiconducter layer to form. A nitride system group-III-V-semiconducter layer is characterized by making it not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0060] Invention of the 26th of this invention The 1st average defect density Two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has] a straight line on the principal plane of the nitride system group—III—V—semiconducter substrate arranged regularly mutually in parallel component structure It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the nitride system group—III—V—semiconducter layer to form. A nitride system group—III—V—semiconducter layer is characterized by making it not contact the 2nd field and directly on the principal plane of a nitride system group—III—V—semiconducter substrate.

[0061] Invention of the 27th of this invention The nitride system group-III-V-semiconducter layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the nitride system group-III-V-semiconducter substrate arranged regularly mutually in parallel By making it grow up, it is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate.

[0062] Two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange invention of the 28th of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0063] Two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density arrange invention of the 29th of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd

spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0064] Two or more 2nd fields where crystallinity is worse than this 1st field arrange invention of the 30th of this invention regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device by growing up the semi-conductor layer which forms light emitting device structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0065] Invention of the 31st of this invention The 1st average dislocation density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has] a straight line form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semi-conductor light emitting device of having manufactured the semi-conductor light emitting device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0066] Invention of the 32nd of this invention The 1st average defect density By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has] a straight line form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semi-conductor light emitting device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0067] Invention of the 33rd of this invention By growing up the semi-conductor layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form light emitting device structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semi-conductor light emitting device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0068] Two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange invention of the 34th of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0069] Two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density arrange invention of the 35th of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0070] Two or more 2nd fields where crystallinity is worse than this 1st field arrange invention of the 36th of this invention regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device by growing up the semi-conductor layer which forms component structure on the principal plane of the semi-conductor substrate regularly arranged at the 2nd spacing smaller than

the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A semiconductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0071] Invention of the 37th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density] a straight line form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semi-conductor device of having manufactured the semiconductor device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0072] Invention of the 38th of this invention By growing up the semi-conductor layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density] a straight line form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0073] Invention of the 39th of this invention By growing up the semi-conductor layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the semi-conductor substrate arranged regularly mutually in parallel It is the manufacture approach of a semiconductor device of having manufactured the semiconductor device, and is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0074] Two or more 2nd fields which have the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density arrange invention of the 40th of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A layer is characterized by making it not contact the 2nd field and directly on the principal plane of a substrate.

[0075] Two or more 2nd fields which have the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density arrange invention of the 41st of this invention regularly at the 1st spacing in the 1st direction. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A layer is characterized by making it not contact the 2nd field and directly on the principal plane of a substrate.

[0076] Two or more 2nd fields where crystallinity is worse than this 1st field arrange invention of the 42nd of this invention regularly at the 1st spacing in the 1st direction all over the 1st field which consists of a crystal. It is the manufacture approach of a component of having manufactured the component by growing up the layer which forms component structure on the principal plane of the substrate regularly arranged at the 2nd spacing smaller than the 1st spacing in the 1st direction and the 2nd direction which intersects perpendicularly. A layer is characterized by making it not contact the 2nd field and directly on the principal plane of a substrate.

[0077] Invention of the 43rd of this invention By growing up the layer in which two or more 2nd fields which extend in the shape of [which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density] a straight line form component structure on the principal plane of the substrate arranged regularly mutually in parallel It is the manufacture approach of a component of having manufactured the component, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0078] Invention of the 44th of this invention By growing up the layer in which two or more 2nd fields

which extend in the shape of [which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density] a straight line form component structure on the principal plane of the substrate arranged regularly mutually in parallel It is the manufacture approach of a component of having manufactured the component, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0079] Invention of the 45th of this invention It is the manufacture approach of a component of having manufactured the component by growing up the layer in which two or more 2nd fields where crystallinity extends in the shape of [bad] a straight line from this 1st field all over the 1st field which consists of a crystal form component structure on the principal plane of the substrate arranged regularly mutually in parallel. A layer is characterized by making it not contact the 2nd field and directly on the principal plane of a substrate.

[0080] In the 16th of this invention - the 45th invention, spacing of the 2nd field which extends the 1st shape of spacing (the 1st spacing) or a straight line of a field of a direction is the same as spacing of the 2nd field described in relation to invention of the 1st of this invention, or array spacing of the 2nd field. [2nd] Moreover, spacing of the 2nd field which extends the 1st shape of spacing (the 1st spacing) or a straight line of a field of a direction is the same as spacing of the 2nd field described in relation to invention of the 1st of this invention except for being 50 micrometers or more, or array spacing of the 2nd field typically. [2nd] the 16th - 18th the 22- of this invention -- the 24th, the 28th - 30th the 34spacing of the 2nd field of the 2nd direction in the 36th, the 40th – the 42nd invention, although it can choose freely in the range smaller than the 1st spacing fundamentally, it is a thing and it is based also on the 2nd area size Generally, 10 micrometers or more 1000 micrometers or less are 20 micrometers or more 200 micrometers or less typically. Furthermore, typically in the field (henceforth a "component field") which finally serves as a chip by scribing of a substrate, the 2nd seven or more fields which extend the 2nd shape of a train or a straight line of a field of a direction are not included substantially. [2nd] Here, having made into seven a number of the 2nd field of upper limits which extend the 2nd shape of a train or a straight line of a field of a direction takes into consideration that about seven may be contained to a component field by relation with the chip size of a component depending on spacing of the 2nd field which extends the 2nd shape of a train or a straight line of a field of a direction. [2nd] [2nd] Generally the number of the 2nd fields which extend this the 2nd shape of a train or a straight line of a field of a direction is three or less typically in a semi-conductor light emitting device with a small chip size. [2nd]

[0081] In the 16th of this invention – the 45th invention, unless anythings other than the above are contrary to that property, having stated in relation to the 1st of this invention – the 15th invention is materialized.

[0082] Invention of the 46th of this invention The 1st average dislocation density So that a nitride system group-III-V-semiconducter layer may be grown up on the principal plane of the nitride system group-III-V-semiconducter substrate which has the 2nd field which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which it has It is the growth approach of the nitride system group-III-V-semiconducter layer carried out, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. [0083] Invention of the 47th of this invention The 1st average defect density So that a nitride system group-III-V-semiconducter layer may be grown up on the principal plane of the nitride system group-III-V-semiconducter substrate which has the 2nd field which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which it has It is the growth approach of the nitride system group-III-V-semiconducter layer carried out, and is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. [0084] All over the 1st field which consists of a crystal, from this 1st field, crystallinity is the growth approach of the nitride system group-III-V-semiconducter layer it was made to grow up a nitride system group-III-V-semiconducter layer on the principal plane of the nitride system group-III-Vsemiconducter substrate which has the 2nd bad field, and invention of the 48th of this invention is characterized by making it a nitride system group-III-V-semiconducter layer not contact the 2nd field and directly on the principal plane of a nitride system group-III-V-semiconducter substrate. [0085] Invention of the 49th of this invention is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the semi-conductor substrate

which has the 2nd field which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0086] Invention of the 50th of this invention is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the semi-conductor substrate which has the 2nd field which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density. A semi-conductor layer is characterized by making it not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0087] All over the 1st field which consists of a crystal, from this 1st field, crystallinity is the growth approach of a semi-conductor layer of having made it grow up a semi-conductor layer on the principal plane of the substrate which has the 2nd bad field, and invention of the 51st of this invention is characterized by making it a semi-conductor layer not contact the 2nd field and directly on the principal plane of a semi-conductor substrate.

[0088] Invention of the 52nd of this invention is the growth approach of a layer of having made it grow up a layer on the principal plane of the substrate which has the 2nd field which has the 2nd average dislocation density higher than the 1st average dislocation density all over the 1st field which consists of a crystal which has the 1st average dislocation density, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0089] Invention of the 53rd of this invention is the growth approach of a layer of having made it grow up a layer on the principal plane of the substrate which has the 2nd field which has the 2nd average defect density higher than the 1st average defect density all over the 1st field which consists of a crystal which has the 1st average defect density, and is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0090] All over the 1st field which consists of a crystal, from this 1st field, crystallinity is the growth approach of a layer of having made it grow up a layer on the principal plane of the substrate which has the 2nd bad field, and invention of the 54th of this invention is characterized by making it a layer not contact the 2nd field and directly on the principal plane of a substrate.

[0091] In the 46th of this invention – the 54th invention, it is the same with having stated in relation to the 1st of this invention – the 15th invention about the ingredient of a nitride system group–III–V–semiconducter substrate, a nitride system group–III–V–semiconducter layer, a semi–conductor substrate, a semi–conductor layer, a substrate, and a layer.

[0092] In this invention constituted as mentioned above The nitride system group-III-V-semiconducter layer which forms light emitting device structure or component structure, A semi-conductor layer or the layer which consists of various kinds of ingredients or on the principal plane of a nitride system group-III-V-semiconducter substrate, a semi-conductor substrate, or a substrate Since he is trying for crystallinity not to contact the 2nd bad field and directly highly [average defect density] more highly [average dislocation density] than the 1st field It can prevent that the bad influence by the 2nd field attains to the nitride system group-III-V-semiconducter layer which forms light emitting device structure or component structure, a semi-conductor layer, or the layer which consists of various kinds of ingredients.

[0093]

[Embodiment of the Invention] Hereafter, it explains, referring to a drawing about the operation gestalt of this invention. In addition, in the complete diagram of an operation gestalt, the sign identically same into a corresponding part is attached. Drawing 1 and drawing 2 show the GaN substrate 1 used in the 1st operation gestalt of this invention, and drawing 1 A is [the sectional view of the maximum contiguity direction of Field B and drawing 2 of perspective view and drawing 1 B] top views. This GaN substrate 1 is field (0001) (C side) bearing in n mold. however, the GaN substrate 1 may be the thing of the Rth page, the Ath page, or M side bearing. In this GaN substrate 1, the field B where average dislocation density consists of a high crystal into the field A where average dislocation density consists of a low crystal has arranged periodically in the shape of a hexagonal lattice, here, although it is common to have an indeterminate multiple column-like configuration as for Field B, in drawing 1 A, it simplifies and has considered as the shape of a cylindrical shape (the following — the same). In this case, the straight line which connects field B of the maximum contiguity is in agreement with the <1-100> direction of GaN, and a direction equivalent to it. However, the straight line which connects field B of the maximum contiguity may be made in agreement with the <11-20> direction of GaN, and a direction equivalent to it.

Field B has penetrated the GaN substrate 1. The thickness of this GaN substrate 1 is 200-600 micrometers. in addition, the broken line of <u>drawing 2</u> is not a line (physical semantics — it is) which passes and exists really in a thing to show the relative physical relationship of Field B (the following — the same).

[0094] The array period (spacing of the cores of the field B of the maximum contiguity) of Field B is 400 micrometers, and the diameter is 20 micrometers. Moreover, 2x106 cm-2 and the average dislocation density of Field B of the average dislocation density of Field A are 1x108 cm-2. An example of distribution of radial dislocation density is shown in <u>drawing 3</u> from the core of Field B. This GaN substrate 1 can be manufactured as follows, using a crystal growth technique. The fundamental crystal growth mechanism used for manufacture of this GaN substrate 1 makes a rearrangement spread by having the slant face which consists of a facet side, growing up it, maintaining that facet side slant face and growing up it, and gathers a position. The field which grew according to this facet side turns into a defective field of a low consistency by migration of a rearrangement. It has the defective field of high density with a clear boundary, and growth is performed, and rearrangements gather to the boundary of the defective field of high density, or its interior, and are disappeared or accumulated in the facet side slant-face lower part here. The configuration of a facet side also changes with configurations of the defective field of this high density. When a defective field is a dot-like, facet sides surround by using the dot as a bottom, and the pit which consists of a facet side is formed. Moreover, when a defective field is a stripe-like, by making a stripe into the bottom of thread, it has a facet side slant face on the both sides, and becomes the facet side of the shape of prism of the triangle pushed down horizontally. Then, by giving grinding and polish on the surface of a growth phase, flattening of the front face can be carried out and it can consider as the gestalt which can be used as a substrate. Moreover, the defective field of the above-mentioned high density may have some conditions. For example, it may consist of polycrystal. Moreover, although it is a single crystal, it may fine-incline to a surrounding low consistency defective field. Moreover, C shaft may be reversed to a surrounding low consistency defective field. In this way, this high density defective field has the clear boundary, and is distinguished the surroundings. Without embedding the facet side around it by having this high density defective field and growing up it, a facet side can be maintained and growth can be gone on. This high density defective field can be generated by forming the seed in the location which forms a high density defective field beforehand, in case crystal growth of the GaN is carried out on a substrate substrate. The layer of an amorphous substance or polycrystal is formed as the kind. Moreover, a high density defective field can be exactly formed in the kind of field by growing up GaN. The concrete manufacture approach of this GaN substrate 1 is as follows. First, a substrate substrate is prepared. Although various substrates can be used as this substrate substrate and general silicon on sapphire is sufficient, when it takes removing at a back process into consideration, it is desirable to use the GaAs substrate which is easy to remove. And it is SiO2 on this substrate substrate. The kind which consists of film is formed. This kind of configuration can be made into the shape of the shape for example, of a dot, or a stripe. This kind is regular and can be formed. [many] More specifically, a seed is formed in this case by the arrangement corresponding to arrangement of the field B shown in <u>drawing 2</u> . Then, thick-film growth of the GaN is carried out, for example by hydride vapor phase epitaxy (HVPE). The facet side according to the pattern configuration of a seed is formed in the front face of the thick-film layer of GaN after growth. When a seed is a dotlike pattern like this 1st operation gestalt, the pit which consists of a facet side is formed regularly. On the other hand, when a seed is a stripe-like pattern, a prism-like facet side is formed then, a substrate substrate -- removing -- further -- the thick-film layer of GaN -- a grinding process -- polish processing is carried out and flattening of the front face is carried out. The GaN substrate 1 can be manufactured by this. Here, the thickness of the GaN substrate 1 can be set up freely. Thus, C side is a principal plane and the manufactured GaN substrate 1 is the substrate with which the high density defective field B of the shape of a dot of predetermined size (the shape of or a stripe), i.e., a field, was regularly formed into it. Compared with Field B, single crystal fields A other than Field B, i.e., a field, serve as low dislocation density.

[0095] A broken line shows typically the rearrangement which exists in <u>drawing 4</u> to the field B of this GaN substrate 1. If the GaN system semi-conductor layer L is grown up on such a GaN substrate 1 as shown in <u>drawing 5</u>, in this GaN system semi-conductor layer L, a rearrangement will spread from the field B of the GaN substrate 1 of a substrate, and quality will deteriorate.

[0096] Then, in this 1st operation gestalt, as shown in <u>drawing 6</u>, only depth D removes the upper part of Field B by etching. Depth D may be 1-10 micrometers. By carrying out like this, the front face of Field B can fully be separated from the principal plane of the GaN substrate 1. and it is shown in <u>drawing</u>

7 — as — this GaN substrate 1 top — organic metal chemical vapor deposition (MOCVD) — the GaN system semi-conductor layer L which forms component structure by law etc. is grown up. Since the field which this rearrangement spreads is limited very much to a part, the bad influence by that field can be prevented from attaining to the GaN system semi-conductor layer L which grew on the principal plane of the GaN substrate 1, although a rearrangement spreads from Field B into the part which grew on Field B among this GaN system semi-conductor layer L.

[0097] Etching of Field B can be performed as follows. Generally, nitride system groups III-V semiconducter, such as GaN, are chemically stable, and if acids, such as hot strong bases, such as a sodium hydroxide, a strong hydrochloric acid, and a phosphoric acid, are removed, wet etching will not happen near a room temperature. However, Field B has much defect density high on dislocation density and a general twist target in the GaN substrate 1 compared with Field A. It is imperfect, and from the field A near perfect crystal, since the etch rate is quick, the integrated state of the atom with which this defect density constitutes a crystal from a high field B compared with Field A can etch Field B alternatively to Field A. Although the mask of the front face of Field A may be carried out and this etching may perform it by a resist etc., it can etch Field B alternatively also by carrying out overall etching of the GaN substrate 1. In order to gather an etch rate, you may etch by making temperature of an etching reagent high. As for example, an alkali solution, a phosphoric acid etc. can be used for an etching reagent as a potassium hydroxide (KOH) and an acid. If the example of the etching approach is given, heating maintenance of the KOH solution put in into the etching tub will be carried out at 75 degrees C, the GaN substrate 1 will be dipped for 10 minutes into it, the GaN substrate 1 after etching termination will be taken out, pure-water washing will be performed, and it will dry by the blow of desiccation nitrogen. By this etching, Field B is removable by about 5-micrometer Fukashi. The Ti/Pt film which carried out the laminating of Ti film with a thickness of 20nm and the Pt film with a thickness of 300nm one by one is formed in the rear face of the GaN substrate 1 with vacuum evaporation technique etc. if needed in order to prevent that the rear face of the GaN substrate 1 is etched at the time of this etching, and a field dry area etc. occurs, and it considers as a protective coat, and may be made to etch here after that. In addition, etching removal of this Ti/Pt film can be carried out with an aqua regia.

[0098] In addition to the above-mentioned wet etching, dry etching like reactive ion etching (RIE) may perform etching of Field B, and thermochemical etching by carrying out fixed time amount heating maintenance at the temperature of 800 degrees C or more by the hydrogen ambient atmosphere, an ammonia ambient atmosphere, etc. may perform.

[0099] Next, an example of the concrete manufacture process of the GaN system semiconductor laser using the GaN substrate 1 shown in <u>drawing 6</u> is explained. Here, the GaN system semiconductor laser which has ridge structure and SCH (Separate Confinement Heterostructure) structure is explained.
[0100] namely, the it top as shown in <u>drawing 8</u>, after defecating the front face of the GaN substrate 1. by thermal cleaning etc. first — MOCVD — by law The n mold GaN buffer layer 5, the n mold AlGaN cladding layer 6, the n mold GaN lightguide 7, the barrier layer 8 of the Ga1—x Inx N/Ga1—y Iny N multiplex quantum well structure of undoping, the undoping InGaN degradation prevention layer 9, the p mold AlGaN cap layer 10, Sequential epitaxial growth of the p mold GaN lightguide 11, the p mold AlGaN cladding layer 12, and the p mold GaN contact layer 13 is carried out.

[0101] Here, thickness is 0.05 micrometers and, as for the n mold GaN buffer layer 5, Si is doped as an n mold impurity. Thickness is 1.0 micrometers, as for the n mold AlGaN cladding layer 6, Si is doped as an n mold impurity, and aluminum presentation is 0.08. Thickness is 0.1 micrometers and, as for the n mold GaN lightguide 7, Si is doped as an n mold impurity. For the Inx Ga1-x N layer thickness as for example, a well layer, x= 0.14 and the Iny Ga1-y N layer thickness as a barrier layer are [y= 0.02 and the number of wells of the barrier layer 8 of undoping Inx Ga1-x N/Iny Ga1-y N multiplex quantum well structure] 3 in 7nm at 3.5nm.

[0102] An undoping InGaN degradation prevention layer 9 has the gray dead structure in which In presentation carries out monotone reduction gradually from the field which is in contact with the barrier layer 8 toward the field which is in contact with the p mold AlGaN cap layer 9, and the In presentation's in the field which is in contact with the barrier layer 8 corresponds with the In presentation y of the Iny Ga1-y N layer as a barrier layer of a barrier layer 8, and the In presentation in the field which is in contact with the p mold AlGaN cap layer 10 has become 0. The thickness of this undoping InGaN degradation prevention layer 9 is 20nm.

[0103] Thickness is 10nm and, as for the p mold AlGaN cap layer 10, magnesium (Mg) is doped as a p mold impurity. aluminum presentation of this p mold AlGaN cap layer 10 is 0.2. This p mold AlGaN cap

layer 10 is for preventing overflow of the carrier (electron) from a barrier layer 8 while preventing In ****ing and deteriorating from a barrier layer 8 at the time of growth of the p mold GaN lightguide 11, the p mold AlGaN cladding layer 12, and the p mold GaN contact layer 13. Thickness is 0.1 micrometers and, as for the p mold GaN lightguide 11, Mg is doped as a p mold impurity. Thickness is 0.5 micrometers, as for the p mold AlGaN cladding layer 12, Mg is doped as a p mold impurity, and aluminum presentation is 0.08. Thickness is 0.1 micrometers and, as for the p mold GaN contact layer 13, Mg is doped as a p mold impurity.

[0104] moreover In Growth temperature of the n mold GaN buffer layer 5 which is a layer which is not included, the n mold AlGaN cladding layer 6, the n mold GaN lightguide 7, the p mold AlGaN cap layer 10, the p mold GaN lightguide 11, the p mold AlGaN cladding layer 12, and the p mold GaN contact layer 13 is made into about 1000 degrees C. Growth temperature of the barrier layer 8 of the Ga1-x InxN/Ga1-y Iny N multiplex quantum well structure which is a layer containing In is made into 700-800 degrees C, for example, 730 degrees C. The growth temperature of the undoping InGaN degradation prevention layer 9 sets it at the growth initiation time as 730 degrees C as well as the growth temperature of a barrier layer 8, and is raised after that, for example, linearly, and it is it at the growth termination time, and is made to become 835 degrees C as well as the growth temperature of the p mold AlGaN cap layer 10.

[0105] The growth raw material of these GaN system semi-conductor layers is NH3 as trimethylaluminum (CH3) (3 aluminum, TMA) and a raw material of In as a raw material of trimethylgallium (CH3) (3 Ga, TMG) and aluminum as a raw material of Ga considering trimethylindium (CH3) (3 In, TMI) as a raw material of N. It uses. Moreover, as carrier gas, it is H2, for example. It uses. About a dopant, a mono silane (SiH4) is used as an n mold dopant, and for example, screw = methylcyclopentadienyl magnesium (CH3 C five H4) (2 Mg) or screw = magnesium cyclopentadienyl (C five H5) (2 Mg) is used as a p mold dopant.

[0106] Next, the GaN substrate 1 into which the GaN system semi-conductor layer was grown up as mentioned above is picked out from an MOCVD system. All over the p mold GaN contact layer 13, and for example, a CVD method, a vacuum deposition method, SiO2 whose thickness is 0.1 micrometers by the sputtering method etc. After forming the film (not shown), This SiO2 Form the resist pattern (not shown) of the predetermined configuration corresponding to the configuration of the ridge section with lithography on the film, and this resist pattern is used as a mask. for example, the wet etching using the etching reagent of a fluoric acid system or CF4 CHF3 etc. — the RIE method using the etching gas containing a fluorine — SiO2 The film is etched and it considers as the configuration corresponding to the ridge section.

[0107] Next, this SiO2 By etching by the RIE method by using the film as a mask by predetermined Mr. Fukashi of the thickness direction of the p mold AlGaN cladding layer 12, as shown in drawing 9, the ridge 14 which extends in the <1-100> direction is formed. The width of face of this ridge 14 is 3 micrometers. For example, chlorine-based gas is used as etching gas of this RIE.

[0108] Next, SiO2 used as an etching mask SiO2 whose thickness is 0.3 micrometers by the CVD method, the vacuum deposition method, the sputtering method, etc. all over a substrate after carrying out etching removal of the film An insulator layer 15 like the film is formed. This insulator layer 15 is a thing for electric insulation and a surface protection.

[0109] Next, a wrap resist pattern (not shown) is formed for the front face of the insulator layer 15 of the field except p lateral electrode formation field with lithography. Next, opening 15a is formed by etching an insulator layer 15 by using this resist pattern as a mask.

[0110] Next, in the condition [having left the resist pattern], after carrying out sequential formation of for example, Pd film, Pt film, and the Au film with vacuum evaporation technique all over a substrate, a resist pattern is removed with Pd film, Pt film, and Au film which were formed on it (lift off). The p lateral electrode 16 which contacted the p mold GaN contact layer 13 through opening 15a of an insulator layer 15 by this is formed. Here, thickness of Pd film which constitutes this p lateral electrode 16, Pt film, and Au film is set to 10nm, 100nm, and 300nm, respectively, for example. Next, alloy processing for carrying out ohmic contact of the p lateral electrode 16 is performed.

[0111] Next, sequential formation of for example, Ti film, Pt film, and the Au film is carried out with a vacuum deposition method, and the n lateral electrode 17 of Ti/Pt/Au structure is formed in the rear face of the GaN substrate 1. Here, thickness of Ti film which constitutes this n lateral electrode 17, Pt film, and Au film is set to 10nm, 50nm, and 100nm, respectively, for example. Next, alloy processing for carrying out ohmic contact of the n lateral electrode 17 is performed.

[0112] Next, as shown in drawing 10, along with the border line of the component field 2 (lot surrounded

as the thick continuous line), cleavage performs scribing of the GaN substrate 1 with which laser structure was formed as mentioned above, it is processed into the laser bar 4, and both the resonators end face is formed. Next, after performing end-face coating to these resonator end faces, again, cleavage etc. performs scribing of this laser bar 4, and it is chip-ized.

[0113] In <u>drawing 10</u>, the GaN system semiconductor laser whose gray rectangle is one is expressed, the straight line drawn near [the] the center is the laser stripe 3, and this is equivalent to the location of a luminescence field. Furthermore, the rectangle drawn with the broken line with which they stood in a row expresses the laser bar 4, and the long side of this laser bar 4 is equivalent to a resonator end face.

[0114] The size of GaN system semiconductor laser is 600micrometerx346micrometer, and a longitudinal direction (the direction of a long side) divides a lengthwise direction (the direction of a shorter side) into the GaN system semiconductor laser of the size by performing SUKURAIBIN of a substrate, respectively along with the straight line which does not pass along Field B along with the straight line which connects Field B in the example shown in drawing 10.

[0115] In this case, since Field B will exist only in a part for the edge surface part of the long side of each GaN system semiconductor laser, it is avoidable that the effect of Field B reaches a luminescence field by designing a component so that it may be located near [to which the laser stripe 3 connects the middle points of a shorter side] the straight line. Although formed in an end face by performing scribing of a substrate by cleavage etc. along with the straight line of the lengthwise direction in drawing 10 about the mirror of a resonator, since the straight line does not pass along Field B, it is not influenced of the rearrangement in Field B. Therefore, a luminescence property is good and can obtain reliable GaN system semiconductor laser. The GaN system semiconductor laser which has the ridge structure and SCH structure which are made into the purpose by the above as shown in drawing 11 is manufactured. [0116] As mentioned above, after according to this 1st operation gestalt the field B where average dislocation density is high removed the upper part of Field B by etching among the GaN substrates 1 periodically arranged in the shape of a hexagonal lattice and separates the front face of Field B from the principal plane of the GaN substrate 1 in the field A where average dislocation density is low Since the GaN system semi-conductor layer which forms laser structure on this GaN substrate 1 is grown up, the bad influence of Field B can be prevented from attaining to the GaN system semi-conductor layer used for formation of laser structure. For this reason, a luminescence property is good and can realize GaN system semiconductor laser with it. [it is reliable and long lasting]

[0117] In addition, since according to this 1st operation gestalt the undoping InGaN degradation prevention layer 9 is formed in contact with a barrier layer 8 and the p mold AlGaN cap layer 10 is formed in contact with this undoping InGaN degradation prevention layer 9 While being able to ease sharply the stress generated in a barrier layer 8 by the p mold AlGaN cap layer 10 by the undoping InGaN degradation prevention layer 9, it can control effectively that Mg used as a p mold dopant of p type layer is spread in a barrier layer 7.

[0118] Next, the 2nd operation gestalt of this invention is explained. As shown in drawing 12, in this 2nd operation gestalt, etching removes all of the fields B of the GaN substrate 1, and that part is emasculated completely, and it is shown in drawing 13 — as — this GaN substrate 1 top — MOCVD — the GaN system semi-conductor layer L is grown up by law etc. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 2nd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0119] Next, the 3rd operation gestalt of this invention is explained. Although etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt in this 3rd operation gestalt as shown in drawing 14, dry etching, such as RIE, performs this etching in this case. then, growth conditions in which growth does not occur on Field B although growth occurs on Field A using the crystallinity of Field B being worse than the crystallinity of Field A — MOCVD — the GaN system semi—conductor layer L is grown up by law etc. Consequently, the GaN system semi—conductor layer L can grow only on the principal plane A of the GaN substrate 1, i.e., a field. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 3rd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0120] Next, the 4th operation gestalt of this invention is explained. As shown in <u>drawing 15</u>, in this 4th operation gestalt, etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt. Then, although growth occurs on Field A using the crystallinity of Field B being worse than the crystallinity of Field A, on Field B, longitudinal direction growth of the GaN system semi-conductor layer L is carried out on growth conditions in which growth does not occur.

advantage as the 1st operation gestalt can be acquired.

Consequently, the GaN system semi-conductor layer L carries out longitudinal direction growth from on the principal plane A of the GaN substrate 1, i.e., a field, it can meet in the upper part of Field B, and, finally flattening of the front face can be carried out. However, the GaN system semi-conductor layer L is not made to meet, but it is also good not to carry out flattening. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 4th operation gestalt, the same advantage as the 1st operation gestalt can be acquired. [0121] Next, the 5th operation gestalt of this invention is explained. It is SiO2 so that the part of Field B may be completely covered among the principal planes of the GaN substrate 1 in this 5th operation gestalt, as shown in drawing 16. The insulator layers 18, such as film, are formed. This insulator layer 18 is completely good also as a wrap stripe configuration in the field B further located in a line with the single tier also as a polygon of the square which may be what kind of configuration as long as it can cover Field B completely, for example, includes Field B also as circular according to the configuration of Field B, and others, and the field A of a part in the meantime. next, it is shown in drawing 17 -- as -this GaN substrate 1 top -- MOCVD -- the GaN system semi-conductor layer L is grown up by law etc. In order that an insulator layer 18 may play the role of a growth mask at this time, the GaN system semi-conductor layer L grows only on the principal plane of the GaN substrate 1 in the part which is not covered by this insulator layer 18. Since things other than the above are the same as that of the 1st

[0122] Next, the 6th operation gestalt of this invention is explained. It is SiO2 so that the part of Field B may be completely covered among the principal planes of the GaN substrate 1 like the 5th operation gestalt in this 6th operation gestalt, as shown in <u>drawing 18</u>. The insulator layers 18, such as film, are formed. next, pass the process shown in <u>drawing 18</u> and <u>drawing 19</u> — the GaN substrate 1 top — MOCVD — longitudinal direction growth of the GaN system semi-conductor layer L is carried out by ELO using law etc. At this time, the GaN system semi-conductor layer L which carries out longitudinal direction growth on an insulator layer 18 meets. However, you may make it not make the GaN system semi-conductor layer L meet. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 6th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

operation gestalt, explanation is omitted. Also according to this 5th operation gestalt, the same

[0123] Next, the 7th operation gestalt of this invention is explained. As shown in drawing 20, in this 7th operation gestalt, etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt. Next, it is SiO2 to the whole surface of the GaN substrate 1. The insulator layers 18, such as film, are formed and the removal section of Field B is buried. Next, as shown in drawing 21, it leaves this insulator layer 18 only to the removal section of Field B by performing etchback of an insulator layer 18 by the RIE method. Then, the GaN system semi-conductor layer L is grown up on the GaN substrate 1 like the 5th or 6th operation gestalt. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 7th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0124] Next, the 8th operation gestalt of this invention is explained. As shown in drawing 22, in this 8th operation gestalt, etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt. Next, it is SiO2 to the whole surface of the GaN substrate 1. The insulator layers 18, such as film, are formed. At this time, the thickness of this insulator layer 18 presupposes that it is small to extent with which the removal section of Field B is not buried completely. Next, the insulator layer 18 on Field A is removed by performing etchback of an insulator layer 18, for example by the RIE method. Then, the GaN system semi-conductor layer L is grown up on the GaN substrate 1 like the 5th or 6th operation gestalt. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 8th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0125] Next, the 9th operation gestalt of this invention is explained. As shown in <u>drawing 23</u>, in this 9th operation gestalt, etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt. Next, it is SiO2 to the whole surface of the GaN substrate 1. After forming the insulator layers 18, such as film, and burying the removal section of Field B, patterning of this insulator layer 18 is carried out to the same configuration as the 5th operation gestalt by etching. Then, the GaN system semi-conductor layer L is grown up on the GaN substrate 1 like the 5th or 6th operation gestalt. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 9th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0126] Next, the 10th operation gestalt of this invention is explained. Although etching removal of the upper part of the field B of the GaN substrate 1 is carried out like the 1st operation gestalt in this 10th operation gestalt as shown in drawing 24, in this case, the etching depth is fully large, for example, is set to about dozens of micrometers. Next, as shown in drawing 25, it is SiO2 to the whole surface of the GaN substrate 1. The film etc. forms insulator layer 18. At this time, since the removal section of Field B is deep, this removal section is not completely buried by the insulator layer 18, but presupposes that a cavity is formed in the interior. Next, the insulator layer 18 on Field A is removed by performing etchback of an insulator layer 18, for example by the RIE method. Then, the GaN system semiconductor layer L is grown up on the GaN substrate 1 like the 5th or 6th operation gestalt. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 10th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0127] Next, the 11th operation gestalt of this invention is explained. Although it is the same as the 1st operation gestalt in this 11th operation gestalt that Field B has arranged periodically in the shape of a hexagonal lattice in the field A of the GaN substrate 1 as shown in drawing 27 It differs from the 1st operation gestalt that the field C of the in-between average dislocation density of the average dislocation density of Field B is formed as a transition region between Field A and Field B. More than 1x108 cm-2 and the average dislocation density of Field C of less than [2x106 cm-2] and the average dislocation density of Field B are smaller than 1x108 cm-2, and its average dislocation density of Field A is larger than 2x106 cm-2, for example, (1-2), specifically, is about x107 cm-2. The array period (spacing of the cores of the field B of the maximum contiguity) of Field B is 300 micrometers, and the diameter is 20 micrometers. Moreover, the diameter of Field C is 120 micrometers.

[0128] In this 11th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 1st operation gestalt. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 11th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0129] Next, the 12th operation gestalt of this invention is explained. In this 12th operation gestalt, etching removes all of both the field B of the GaN substrate 1, and the field C to etching having removed all of the fields B of the GaN substrate 1 in the 2nd operation gestalt. Since things other than the above are the same as that of the 1st and 11th operation gestalten, explanation is omitted. Also according to this 12th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0130] Next, the 13th operation gestalt of this invention is explained. In this 13th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 3rd operation gestalt. Since things other than the above are the same as that of the 1st and 11th operation gestalten, explanation is omitted. Also according to this 13th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0131] Next, the 14th operation gestalt of this invention is explained. In this 14th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 4th operation gestalt. Since things other than the above are the same as that of the 1st and 11th operation gestalten, explanation is omitted. Also according to this 14th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0132] Next, the 15th operation gestalt of this invention is explained. It is a wrap by the insulator layer 18 in both the field B of the GaN substrate 1, and the field C to having covered the field B of the GaN substrate 1 by the insulator layer 18 in the 5th operation gestalt in this 15th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 15th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0133] Next, the 16th operation gestalt of this invention is explained. It is a wrap by the insulator layer 18 in both the field B of the GaN substrate 1, and the field C to having covered the field B of the GaN substrate 1 by the insulator layer 18 in the 6th operation gestalt in this 16th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 16th operation gestalt, the same advantage as the 1st

operation gestalt can be acquired.

[Q134] Next, the 17th operation gestalt of this invention is explained. In this 17th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 7th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 17th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0135] Next, the 18th operation gestalt of this invention is explained. In this 18th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 8th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 18th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0136] Next, the 19th operation gestalt of this invention is explained. In this 19th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 9th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 19th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0137] Next, the 20th operation gestalt of this invention is explained. In this 20th operation gestalt, etching removes the upper part of both the field B of the GaN substrate 1, and the field C to etching having removed the upper part of the field B of the GaN substrate 1 in the 10th operation gestalt. Since things other than the above are the same as that of the 1st, 5th, and 11th operation gestalten, explanation is omitted. Also according to this 20th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0138] Next, the 21st operation gestalt of this invention is explained. As shown in <u>drawing 28</u>, unlike the 1st operation gestalt, in this 21st operation gestalt, the border line of the rectangular component field 2 consists of a straight line which connects the cores of Field B also to that long side and shorter side. The location of the laser stripe 3 is made into the line top which connects the middle points of the shorter side of the component field 2 also in this case. By carrying out like this, it is avoidable that the effect of Field B reaches a luminescence field.

[0139] In this 21st operation gestalt, that the mirror of a resonator is formed differs from the 1st operation gestalt by performing scribing by cleavage along with the border line of the component field 2 which consists of a straight line which connects the cores of Field B. Here, since Field B has many rearrangements, it is thought that it is easy to break from Field A. Therefore, if scribing is performed along with the straight line which connects field B, so to speak, cleavage also of the part of Field A will be finely carried out for Field B sure enough in a role like a perforation. Under the present circumstances, although it does not necessarily become flat since the end face of the part of Field B has many rearrangements, the end face of the part of the field A in the meantime becomes flat.

[0140] Although it is a part for the edge surface part of the laser stripe 3 that surface smoothness is needed, if it is arrangement as shown in drawing 28, the end face of the part of Field B does not have ***** in a luminescence property etc. in a bad influence. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. Also according to this 21st operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0141] Next, the 22nd operation gestalt of this invention is explained. <u>Drawing 29</u> is the top view showing the GaN substrate used in this 22nd operation gestalt. As shown in <u>drawing 29</u>, in this 22nd operation gestalt, the component field 2 is demarcated so that Field B may not be included in the laser stripe 3. Here, the laser stripe 3 has separated 50 micrometers or more from Field B. In this case, two fields B will be included in the component field 2. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. According to this 22nd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0142] Next, the 23rd operation gestalt of this invention is explained. <u>Drawing 30</u> is the top view showing the GaN substrate used in this 23rd operation gestalt. This GaN substrate 1 is C side bearing in n mold. however, the GaN substrate 1 may be the thing of the Rth page, the Ath page, or M side bearing. In this GaN substrate 1, in the <11-20> direction of GaN, it arranged periodically at intervals of 400 micrometers, and the field B where average dislocation density consists of a high crystal into the field A where average dislocation density consists of a low crystal has arranged periodically at intervals of 20 -

100 micrometers for example, in the <1-100> direction which intersects perpendicularly with the <11-20> direction. However, the <11-20> direction and the <1-100> direction may be replaced. [0143] In this 23rd operation gestalt, as shown in drawing 31, the component field 2 is demarcated so that a passage and the laser stripe 3 may be located near the center of the field between the trains of this field B by the end face of a pair parallel to the laser stripe 3 in the train of the field B of the <1-100> direction. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. According to this 23rd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0144] Next, the 24th operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 23rd operation gestalt is used in this 24th operation gestalt as shown in drawing 32, it is the point which one end face parallel to the laser stripe 3 passes along the train of the field B of the <1-100> direction, and passes along the location where the other-end side separated from the train of this field B, and differs from the 23rd operation gestalt. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 23rd and 1st operation gestalten, explanation is omitted. According to this 24th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0145] Next, the 25th operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 23rd operation gestalt is used in this 25th operation gestalt as shown in drawing 33. The end face of a pair parallel to the laser stripe 3 differs from the 23rd operation gestalt in that the component field 2 is demarcated so that all may be located between the trains of the field B of the <1-100> direction and the laser stripe 3 may be located near the center of the field between the trains of this field B. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 23rd and 1st operation gestalten, explanation is omitted. According to this 25th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0146] Next, the 26th operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 23rd operation gestalt is used in this 26th operation gestalt as shown in drawing 34 One end face parallel to the laser stripe 3 the train of the field B of the <1−100> direction A passage, It differs from the 23rd operation gestalt at the point passing through the location where it was located between the trains and the trains of the next field B of the field B where an other-end side adjoins the train of this field B immediately, and the laser stripe 3 separated 50 micrometers or more from the train of Field B. In this case, in the component field 2, the train of Field B is included one. Since things other than the above are the same as that of the 23rd and 1st operation gestalten, explanation is omitted. According to this 26th operation gestalt, the same advantage as the 1st operation gestalt can be acquired. [0147] Next, the 27th operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 23rd operation gestalt is used in this 27th operation gestalt as shown in drawing 35 The location where one end face parallel to the laser stripe 3 separated from the train of the field B of the <1-100> direction A passage, It differs from the 23rd operation gestalt at the point passing through the location where it was located between the trains and the trains of the next field B of the field B where an other-end side adjoins the train of this field B immediately, and the laser stripe 3 separated 50 micrometers or more from the train of Field B. In this case, in the component field 2, the train of Field B is included one. Since things other than the above are the same as that of the 23rd and 1st operation gestalten, explanation is omitted. According to this 27th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0148] Next, the 28th operation gestalt of this invention is explained. <u>Drawing 36</u> is the top view showing the GaN substrate 1 used in this 28th operation gestalt. The field B of this GaN substrate 1 is the same as that of the GaN substrate 1 used in the 10th operation gestalt except for having arranged periodically at intervals of 200 micrometers in the <11-20> direction of GaN. In this case, in the component field 2, the train of Field B is included two.

[0149] As shown in <u>drawing 36</u>, in this 28th operation gestalt, it is located near the center of the field between the trains of the field B where the laser stripe 3 adjoins, and the end face of a pair parallel to the laser stripe 3 is located near those centers that are the fields between the trains of the outside field B immediately as the train of these fields B. Since things other than the above are the same as that of the 23rd and 1st operation gestalten, explanation is omitted. According to this 28th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0150] Next, the 29th operation gestalt of this invention is explained. Drawing 37 is the top view showing

the GaN substrate used in this 29th operation gestalt. This GaN substrate 1 is C side bearing in n mold. havever, the GaN substrate 1 may be the thing of the Rth page, the Ath page, or M side bearing. In this GaN substrate 1, average dislocation density consisted of a high crystal into the field A where average dislocation density consists of a low crystal, and it has arranged periodically for example, at intervals of 400 micrometers in the $\langle 11-20 \rangle$ direction in which the $\langle 1-100 \rangle$ direction and the field B which extends in the $\langle 1-100 \rangle$ direction of GaN at a line cross at right angles. However, the $\langle 1-100 \rangle$ direction and the $\langle 11-20 \rangle$ direction may be replaced.

[0151] In this 29th operation gestalt, as shown in <u>drawing 38</u>, the component field 2 is demarcated so that a passage and the laser stripe 3 may be located near the center of the field between this field B by the end face of a pair parallel to the laser stripe 3 in Field B. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 1st operation gestalt, explanation is omitted. According to this 29th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0152] Next, the 30th operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 29th operation gestalt is used in this 30th operation gestalt as shown in <u>drawing 39</u>, it is the point which one end face parallel to the laser stripe 3 passes along Field B, and passes along the location where the other—end side separated from the train of this field B, and differs from the 29th operation gestalt. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 29th and 1st operation gestalten, explanation is omitted. According to this 30th operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0153] Next, the 31st operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 29th operation gestalt is used in this 31st operation gestalt as shown in drawing 40, it is the point that the component field 2 is demarcated so that each end face of a pair parallel to the laser stripe 3 may be located between Fields B and the laser stripe 3 may be located near the center of the field between this field B, and differs from the 29th operation gestalt. In this case, in the component field 2, the train of Field B is not included substantially. Since things other than the above are the same as that of the 29th and 1st operation gestalten, explanation is omitted. According to this 31st operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0154] Next, the 32nd operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 29th operation gestalt is used in this 32nd operation gestalt as shown in drawing 41 It differs from the 29th operation gestalt at the point passing through the location where one end face parallel to the laser stripe 3 passed along Field B, and it was located between the field B where an other-end side adjoins the train of this field B immediately, and its next field B, and the laser stripe 3 separated 50 micrometers or more from Field B. In this case, one field B is included in the component field 2. Since things other than the above are the same as that of the 29th and 1st operation gestalten, explanation is omitted. According to this 32nd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0155] Next, the 33rd operation gestalt of this invention is explained. Although the same GaN substrate 1 as the 29th operation gestalt is used in this 33rd operation gestalt as shown in drawing 42 It differs from the 29th operation gestalt at the point passing through the location where it passed along the location where one end face parallel to the laser stripe 3 separated from Field B, and was located between the field B where an other—end side adjoins this field B immediately, and its next field B, and the laser stripe 3 separated 50 micrometers or more from Field B. In this case, in the component field 2, the train of Field B is included one. Since things other than the above are the same as that of the 29th and 1st operation gestalten, explanation is omitted. According to this 33rd operation gestalt, the same advantage as the 1st operation gestalt can be acquired.

[0156] Next, the 34th operation gestalt of this invention is explained. <u>Drawing 43</u> is the top view showing the GaN substrate 1 used in this 34th operation gestalt. The field B of this GaN substrate 1 is the same as that of the GaN substrate 1 used in the 29th operation gestalt except for having arranged periodically at intervals of 200 micrometers in the <11-20> direction of GaN. In this case, in the component field 2, the train of Field B is included two.

[0157] As shown in <u>drawing 43</u>, in this 34th operation gestalt, it is located near the center of the field between the fields B where the laser stripe 3 adjoins, and the end face of a pair parallel to the laser stripe 3 is located near those centers that are the fields between the outside fields B immediately as these fields B. Since things other than the above are the same as that of the 29th and 1st operation gestalten, explanation is omitted. According to this 34th operation gestalt, the same advantage as the

1st operation gestalt can be acquired.

[Q158] As mentioned above, although the operation gestalt of this invention was explained concretely, this invention is not limited to an above-mentioned operation gestalt, and various kinds of deformation based on the technical thought of this invention is possible for it.

[0159] For example, it may not pass over the numeric value mentioned in the above-mentioned operation gestalt, structure, a substrate, a raw material, a process, etc. for an example to the last, but a different numeric value from these, structure, a substrate, a raw material, a process, etc. may be used if needed.

[0160] In an above-mentioned operation gestalt, although the case where this invention was applied to manufacture of the GaN system semiconductor laser of SCH structure was explained, specifically That this invention may be applied to manufacture of the GaN system semiconductor laser of for example, DH (Double Heterostructure) structure, of course You may apply to manufacture of GaN system light emitting diode, and may apply to the electronic transit component using nitride system groups III-V semiconducter, such as the GaN system FET and a GaN system heterojunction bipolar transistor (HBT), further.

[0161] Moreover, in an above-mentioned operation gestalt, the GaN substrate 1 may be formed on different-species substrates, such as silicon on sapphire.

[0162] moreover, an above-mentioned operation gestalt — setting — growth of a GaN system semi-conductor layer — MOCVD — although law is used — growth of a GaN system semi-conductor layer — hydride vapor phase epitaxial growth or halide vapor phase epitaxial growth (HVPE), and molecular beam epitaxy (MBE) — other growth approaches, such as law, may be used.

[0163] furthermore, an above-mentioned operation gestalt — setting — MOCVD — as the carrier gas at the time of growing up by law — H2 although gas is used — the need — responding — other carrier gas, H2 [for example,], N2 Or mixed gas with helium, Ar gas, etc. may be used. Moreover, in an above-mentioned operation gestalt, although the resonator end face is formed by cleavage, a resonator end face may be formed by dry etching like RIE.

[0164]

[Effect of the Invention] The nitride system group-III-V-semiconducter layer which forms light emitting device structure or component structure according to this invention as explained above, A semiconductor layer or the layer which consists of various kinds of ingredients or on the principal plane of a nitride system group-III-V-semiconducter substrate, a semi-conductor substrate, or a substrate Since he is trying for crystallinity not to contact the 2nd bad field and directly highly [average defect density] more highly [average dislocation density] than the 1st field The bad influence by the 2nd field can be prevented from attaining to the nitride system group-III-V-semiconducter layer which forms light emitting device structure or component structure, a semi-conductor layer, or the layer which consists of various kinds of ingredients. For this reason, properties, such as a luminescence property, are good, a long lasting reliable semi-conductor light emitting device or a reliable long lasting property is good, and various kinds of reliable long lasting components can be realized.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the perspective view and sectional view showing the GaN substrate used in the 1st operation gestalt of this invention.

[Drawing 2] It is the top view showing the GaN substrate used in the 1st operation gestalt of this invention.

[Drawing 3] It is the approximate line Fig. showing an example of distribution of dislocation density [/ near the field B of the GaN substrate used in the 1st operation gestalt of this invention].

[Drawing 4] It is a sectional view for explaining the example of a comparison with the 1st operation gestalt of this invention.

[Drawing 5] It is a sectional view for explaining the example of a comparison with the 1st operation gestalt of this invention.

[Drawing 6] It is the sectional view showing the GaN substrate used in the 1st operation gestalt of this invention.

[Drawing 7] It is the sectional view showing the condition of having grown up the GaN system semi-conductor layer on the GaN substrate in the 1st operation gestalt of this invention.

[Drawing 8] It is a sectional view for explaining the manufacture approach of the GaN system semiconductor laser by the 1st operation gestalt of this invention.

[Drawing 9] It is a sectional view for explaining the manufacture approach of the GaN system semiconductor laser by the 1st operation gestalt of this invention.

[Drawing 10] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 1st operation gestalt of this invention.

[Drawing 11] It is a sectional view for explaining the manufacture approach of the GaN system semiconductor laser by the 1st operation gestalt of this invention.

[Drawing 12] It is the sectional view showing the GaN substrate used in the 2nd operation gestalt of this invention.

[Drawing 13] It is the sectional view showing the condition of having grown up the GaN system semi-conductor layer on the GaN substrate in the 2nd operation gestalt of this invention.

[Drawing 14] It is the sectional view showing the condition of having grown up the GaN system semi-conductor layer on the GaN substrate in the 3rd operation gestalt of this invention.

[Drawing 15] It is the sectional view showing the condition of having grown up the GaN system semiconductor layer on the GaN substrate in the 4th operation gestalt of this invention.

[Drawing 16] It is the sectional view showing the GaN substrate used in the 5th operation gestalt of this invention.

[Drawing 17] It is the sectional view showing the condition of having grown up the GaN system semiconductor layer on the GaN substrate in the 5th operation gestalt of this invention.

[Drawing 18] It is the sectional view showing the condition of having grown up the GaN system semiconductor layer on the GaN substrate in the 6th operation gestalt of this invention.

[Drawing 19] It is the sectional view showing the condition of having grown up the GaN system semiconductor layer on the GaN substrate in the 6th operation gestalt of this invention.

[Drawing 20] It is a sectional view for explaining the manufacture approach of the GaN substrate used in the 7th operation gestalt of this invention.

[Drawing 21] It is a sectional view for explaining the manufacture approach of the GaN substrate used in the 7th operation gestalt of this invention.

[Drawing 22] It is the sectional view showing the GaN substrate used in the 8th operation gestalt of this

invention.

[Drawing 23] It is the sectional view showing the GaN substrate used in the 9th operation gestalt of this invention.

[Drawing 24] It is a sectional view for explaining the manufacture approach of the GaN substrate used in the 10th operation gestalt of this invention.

[Drawing 25] It is a sectional view for explaining the manufacture approach of the GaN substrate used in the 10th operation gestalt of this invention.

[Drawing 26] It is a sectional view for explaining the manufacture approach of the GaN substrate used in the 10th operation gestalt of this invention.

[Drawing 27] It is the top view showing the GaN substrate used in the 11th operation gestalt of this invention.

[Drawing 28] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 21st operation gestalt of this invention.

[Drawing 29] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 22nd operation gestalt of this invention.

[Drawing 30] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 23rd operation gestalt of this invention.

[Drawing 31] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 23rd operation gestalt of this invention.

[Drawing 32] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 24th operation gestalt of this invention.

[Drawing 33] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 25th operation gestalt of this invention.

[Drawing 34] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 26th operation gestalt of this invention.

[Drawing 35] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 27th operation gestalt of this invention.

[Drawing 36] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 28th operation gestalt of this invention.

[Drawing 37] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 29th operation gestalt of this invention.

[Drawing 38] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 29th operation gestalt of this invention.

[Drawing 39] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 30th operation gestalt of this invention.

[Drawing 40] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 31st operation gestalt of this invention.

[Drawing 41] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 32nd operation gestalt of this invention.

[Drawing 42] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 33rd operation gestalt of this invention.

[Drawing 43] It is a top view for explaining the manufacture approach of the GaN system semiconductor laser by the 34th operation gestalt of this invention.

[Description of Notations]

1 ... a GaN substrate and 2 ... a component field and 3 ... a laser stripe and 5 ... an n mold GaN buffer layer and 6 ... an n mold AlGaN cladding layer and 7 ... an n mold GaN lightguide and 8 ... a barrier layer and 9 ... an undoping InGaN degradation prevention layer and 10 ... a p mold AlGaN cap layer and 11 ... a p mold GaN lightguide and 12 ... a p mold AlGaN cladding layer and 13 ... a p mold GaN contact layer and 14 ... a ridge, and 15 and 18 -- ... -- an insulator layer and 16 -- ... -- n lateral electrode and 17 ... -- p lateral electrode

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-124573 (P2003-124573A)

(43)公開日 平成15年4月25日(2003.4.25)

(21)出願番	}	特顧2001-315704(P2	2001 315704)	(71)	出願	人 000002	130		
			審査請求	未開求	請求	項の数101	OL	(全 35 頁)	最終頁に続く
	21/331					29/72		н	5 F 0 4 5
	21/308					33/00		С	5 F O 4 3
	21/3065					21/308		С	5 F 0 4 1
H01L	21/205			H0	1 L	21/205			5 F 0 O 4
H01S	5/323	6 1 0		H0	1 S	5/323		610	5 F O O 3
(51) Int.Cl.7		識別記号		F	[ŕ	-7]-1*(多考)

(22)出願日

平成13年10月12日(2001.10.12)

住友質気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 築嶋 克典

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100082762

弁理士 杉浦 正知


最終頁に続く

(54) [発明の名称] 半導体発光索子の製造方法、半導体索子の製造方法、索子の製造方法、窒化物系 I I I - V 族化 合物半導体層の成長方法、半導体層の成長方法および層の成長方法

(57)【要約】

【課題】 発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子や特性が良好で信頼性も高く長寿命の半導体素子を実現する。

【解決手段】 第1の平均転位密度を有する結晶からなる第1の領域A中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域Bが規則的に配列している窒化物系III-V族化合物半導体基板1の主面上に発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子あるいは半導体素子を製造する際に、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板1の主面上で第2の領域Bと直接接触しないようにする。



【特許請求の範囲】

【請求項1】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系 I I I - V族化合物半導体層が上記窒化物 10 系 I I I - V族化合物半導体基板の主面上で上記第 2 の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項2】 上記窒化物系III-V族化合物半導体 層を成長させる前に上記第2の領域を上記窒化物系II I-V族化合物半導体基板の主面から少なくとも一部除 去しておくようにしたことを特徴とする請求項1記載の 半導体発光素子の製造方法。

【請求項3】 上記窒化物系III-V族化合物半導体 層を成長させる前に上記第2の領域を上記窒化物系II 20 I-V族化合物半導体基板の主面から所定の深さまで除 去しておくようにしたことを特徴とする請求項2記載の 半導体発光素子の製造方法。

【請求項4】 上記所定の深さは1μm以上であることを特徴とする請求項3記載の半導体発光素子の製造方法。

【請求項5】 上記所定の深さは10μm以上であることを特徴とする請求項3記載の半導体発光素子の製造方法。

【請求項6】 上記窒化物系III-V族化合物半導体 30 層を成長させる前に上記第2の領域を全部除去しておくようにしたことを特徴とする請求項2記載の半導体発光素子の製造方法。

【請求項7】 エッチングにより上記第2の領域を除去するようにしたことを特徴とする請求項2記載の半導体発光素子の製造方法。

【請求項8】 上記エッチングはウエットエッチングであることを特徴とする請求項7記載の半導体発光素子の 製造方法。

【請求項9】 上記エッチングはドライエッチングであることを特徴とする請求項7記載の半導体発光索子の製造方法。

【請求項10】 上記エッチングは熱化学エッチングであることを特徴とする請求項7記載の半導体発光素子の製造方法。

【請求項11】 上記窒化物系III-V族化合物半導体層を成長させる前に上記第2の領域の表面を被覆層で覆っておくようにしたことを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項12】 上記第2の領域が上記窒化物系III 50 平均転位密度より低い第3の平均転位密度を有する第3

-V族化合物半導体基板の主面から所定の深さまで除去されていることを特徴とする請求項11記載の半導体発 光素子の製造方法。

【請求項13】 上記第2の領域が除去された部分が上 記被覆層により埋められていることを特徴とする請求項 12記載の半導体発光素子の製造方法。

【請求項14】 上記被覆層の表面は上記室化物系II I-V族化合物半導体基板の主面より高い位置にあることを特徴とする請求項11記載の半導体発光素子の製造方法。

【請求項15】 上記被覆層の表面は上記窒化物系II I-V族化合物半導体基板の主面と一致していることを 特徴とする請求項11記載の半導体発光素子の製造方 注

【請求項16】 上記複数の第2の領域は周期的に配列 していることを特徴とする請求項1記載の半導体発光素 子の製造方法。

【請求項17】 上記複数の第2の領域は六方格子状に 周期的に配列していることを特徴とする請求項1記載の 半導体発光素子の製造方法。

【請求項18】 上記複数の第2の領域は長方形格子状に周期的に配列していることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項19】 上記複数の第2の領域は正方格子状に 周期的に配列していることを特徴とする請求項1記載の 半導体発光素子の製造方法。

【請求項20】 互いに隣接する二つの上記第2の領域の間隔は20μm以上であることを特徴とする請求項1 記載の半導体発光素子の製造方法。

【請求項21】 互いに隣接する二つの上記第2の領域の間隔は50μm以上であることを特徴とする請求項1 記載の半導体発光素子の製造方法。

【請求項22】 互いに隣接する二つの上記第2の領域の間隔は100μm以上であることを特徴とする請求項1記載の半導体発光素子の製造方法。

【請求項23】 上記第2の領域の配列周期は20μm 以上であることを特徴とする請求項16記載の半導体発 光素子の製造方法。

【請求項24】 上記第2の領域の配列周期は50 μm 40 以上であることを特徴とする請求項16記載の半導体発 光素子の製造方法。

【請求項25】 上記第2の領域の配列周期は100 μ m以上であることを特徴とする請求項16記載の半導体発光素子の製造方法。

【請求項26】 上記第2の領域は不定多角柱状の形状を有することを特徴とする請求項1記載の半導体発光案子の製造方法。

【請求項27】 上記第1の領域と上記第2の領域との間に上記第1の平均転位密度より高く、かつ上記第2の平均転位密度より低い第3の平均転位密度を有する第3

の領域が設けられていることを特徴とする請求項1記載 の半導体発光素子の製造方法。

【請求項28】 上記窒化物系 I I I - V 族化合物半導 体層が上記窒化物系III-V族化合物半導体基板の主 面上で上記第2の領域および上記第3の領域と直接接触 しないようにしたことを特徴とする請求項27記載の半 導体発光素子の製造方法。

【請求項29】 上記窒化物系 I I I - V族化合物半導 体層を成長させる前に上記第2の領域および上記第3の 領域を上記窒化物系 I I I - V 族化合物半導体基板の主 10 面から少なくとも一部除去しておくようにしたことを特 徴とする請求項28記載の半導体発光素子の製造方法。

【請求項30】 上記第2の領域の直径は10 μ m以上 100 μ m以下であることを特徴とする請求項1記載の 半導体発光素子の製造方法。

【請求項31】 上記第2の領域の直径は20 μ m以上 50μm以下であることを特徴とする請求項1記載の半 導体発光素子の製造方法。

【請求項32】 上記第3の領域の直径は上記第2の領 域の直径より20μm以上200μm以下大きいことを 20 特徴とする請求項27記載の半導体発光素子の製造方 法。

【請求項33】 上記第3の領域の直径は上記第2の領 域の直径より40μm以上160μm以下大きいことを 特徴とする請求項27記載の半導体発光素子の製造方

【請求項34】 上記第3の領域の直径は上記第2の領 域の直径より60μm以上140μm以下大きいことを 特徴とする請求項27記載の半導体発光素子の製造方

【請求項35】 上記第2の領域の平均転位密度は上記 第1の領域の平均転位密度の5倍以上であることを特徴 とする請求項1記載の半導体発光素子の製造方法。

【請求項36】 上記第2の領域の平均転位密度は1× 10° cm²以上であることを特徴とする請求項1記載 の半導体発光素子の製造方法。

【請求項37】 上記第1の領域の平均転位密度は2× 10° c m⁻² 以下、上記第2の領域の平均転位密度は1 ×10° c m² 以上であることを特徴とする請求項1記 載の半導体発光素子の製造方法。

【請求項38】 上記第1の領域の平均転位密度は2× 10° cm²以下、上記第2の領域の平均転位密度は1 ×10° c m⁻² 以上、上記第3の領域の平均転位密度は 1×10[®] cm⁻²より小さく、2×10[©] cm⁻²より大 きいことを特徴とする請求項27記載の半導体発光素子 の製造方法。

【請求項39】 上記窒化物系III-V族化合物半導 体基板はAli B, Gai----- In. Asu Ni----P. $(t, 0 \le x \le 1, 0 \le y \le 1, 0 \le z \le 1,$ $0 \le u \le 1$, $0 \le v \le 1$, $0 \le x + y + z < 1$, $0 \le u$ 50

+v<1)からなることを特徴とする請求項1記載の半 導体発光素子の製造方法。

【請求項40】 上記窒化物系III-V族化合物半導 体基板はAlx B, Gal----- In, N(ただし、0 $\leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$, $0 \leq x + y + z < 1$ 1) からなることを特徴とする請求項1記載の半導体発 光素子の製造方法。

【請求項41】 上記窒化物系 I I I - V 族化合物半導 体基板はAlx Gai-ra In. N (ただし、0≤x≤ 1、0≤2≤1)からなることを特徴とする請求項1記 載の半導体発光素子の製造方法。

【請求項42】 上記窒化物系 I I I - V族化合物半導 体基板はGaNからなることを特徴とする請求項1記載 の半導体発光素子の製造方法。

【請求項43】 上記半導体発光素子は半導体レーザで あることを特徴とする請求項1記載の半導体発光索子の 製造方法。

【請求項44】 上記半導体発光素子は発光ダイオード であることを特徴とする請求項1記載の半導体発光素子 の製造方法。

【請求項45】 第1の平均欠陥密度を有する結晶から なる第1の領域中に上記第1の平均欠陥密度より高い第 2の平均欠陥密度を有する複数の第2の領域が規則的に 配列している窒化物系III-V族化合物半導体基板の 主面上に発光素子構造を形成する窒化物系III-V族 化合物半導体層を成長させることにより半導体発光索子 を製造するようにした半導体発光索子の製造方法であっ て、

上記窒化物系III-V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項46】 結晶からなる第1の領域中にこの第1 の領域より結晶性が悪い複数の第2の領域が規則的に配 列している窒化物系III-V族化合物半導体基板の主 面上に発光索子構造を形成する窒化物系III-V族化 合物半導体層を成長させることにより半導体発光索子を 製造するようにした半導体発光素子の製造方法であっ て、

上記室化物系III-V族化合物半導体層が上記窒化物 40 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項47】 上記第1の領域は単結晶であり、上記 第2の領域は単結晶、多結晶もしくは非晶質またはこれ らの二以上が混在したものであることを特徴とする請求 項46記載の半導体発光素子の製造方法。

【請求項48】 第1の平均転位密度を有する結晶から なる第1の領域中に上記第1の平均転位密度より高い第 2の平均転位密度を有する複数の第2の領域が規則的に

配列している窒化物系III-V族化合物半導体基板の 主面上に素子構造を形成する窒化物系III-V族化合 物半導体層を成長させることにより半導体素子を製造す るようにした半導体素子の製造方法であって、

上記窒化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項49】 上記半導体素子は発光素子であることを特徴とする請求項48記載の半導体素子の製造方法。 【請求項50】 上記半導体素子は受光素子であることを特徴とする請求項48記載の半導体素子の製造方法。

【請求項51】 上記半導体素子は電子走行素子であることを特徴とする請求項48記載の半導体素子の製造方法。

【請求項52】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合20物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記室化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項53】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物 30半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記室化物系III-V族化合物半導体層が上記窒化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項54】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成40する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項55】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成50

する半導体層を成長させることにより半導体発光素子を 製造するようにした半導体発光素子の製造方法であっ て

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項56】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光案子を製造するようにした半導体発光素子の製造方法であって、上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項57】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項58】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体-素子の製造方法。

【請求項59】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に案子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項60】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項61】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第

2の平均欠陥密度を有する複数の第2の領域が規則的に 配列している基板の主面上に素子構造を形成する層を成 長させることにより素子を製造するようにした素子の製 造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項62】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造 10方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項63】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系20III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項64】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方30向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 40 体発光素子の製造方法。

【請求項65】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系IIIーV族化合物半導体基板の主面上に発光素子構造を形成する窒化物系IIIーV族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第 2 の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項66】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記室化物系III-V族化合物半導体層が上記室化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項67】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項68】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光案子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記室化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体発光素子の製造方法。

【請求項69】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系IIIーV族化合物半導体基板の主面上に素子構造を形成する窒化物系IIIーV族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

50 上記室化物系 I I I - V 族化合物半導体層が上記窒化物

50

系 I I I - V 族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項70】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系IIIーV族化合物半導体基板の主面上に素子構造を形成する窒化物系IIIーV族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系IIIーV族化合物半導体層が上記窒化物 系IIIーV族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項71】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交 20 する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記室化物系III-V族化合物半導体層が上記窒化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体素子の製造方法。

【請求項72】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記室化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第 2 の 40 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項73】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記窒化物系III-V族化合物半導体層が上記窒化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項74】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系IIIーV族化合物半導体基板の主面上に素子構造を形成する窒化物系IIIーV族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、

上記室化物系III-V族化合物半導体層が上記室化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする半導 体素子の製造方法。

【請求項75】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体発光素子の製造方法。

【請求項76】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光案子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体 発光素子の製造方法。

【請求項77】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光索子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体 発光素子の製造方法。

20

11

第1の平均転位密度を有する結晶から 【請求項78】 なる第1の領域中に上記第1の平均転位密度より高い第 2の平均転位密度を有する直線状に延在する複数の第2 の領域が互いに平行に規則的に配列している半導体基板 の主面上に発光素子構造を形成する半導体層を成長させ ることにより半導体発光素子を製造するようにした半導 体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 発光素子の製造方法。

【請求項79】 第1の平均欠陥密度を有する結晶から なる第1の領域中に上記第1の平均欠陥密度より高い第 2の平均欠陥密度を有する直線状に延在する複数の第2 の領域が互いに平行に規則的に配列している半導体基板 の主面上に発光素子構造を形成する半導体層を成長させ ることにより半導体発光素子を製造するようにした半導 体発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 発光素子の製造方法。

【請求項80】 結晶からなる第1の領域中にこの第1 の領域より結晶性が悪い直線状に延在する複数の第2の 領域が互いに平行に規則的に配列している半導体基板の 主面上に発光素子構造を形成する半導体層を成長させる ことにより半導体発光素子を製造するようにした半導体 発光素子の製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 城と直接接触しないようにしたことを特徴とする半導体 発光素子の製造方法。

【請求項81】 第1の平均転位密度を有する結晶から なる第1の領域中に上記第1の平均転位密度より高い第 2の平均転位密度を有する複数の第2の領域が第1の方 向に第1の間隔で規則的に配列し、上記第1の方向と直 交する第2の方向に上記第1の間隔より小さい第2の間 隔で規則的に配列している半導体基板の主面上に素子構 造を形成する半導体層を成長させることにより半導体素 子を製造するようにした半導体素子の製造方法であっ

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 40 素子の製造方法。

【請求項82】 第1の平均欠陥密度を有する結晶から なる第1の領域中に上記第1の平均欠陥密度より高い第 2の平均欠陥密度を有する複数の第2の領域が第1の方 向に第1の間隔で規則的に配列し、上記第1の方向と直 交する第2の方向に上記第1の間隔より小さい第2の間 隔で規則的に配列している半導体基板の主面上に素子構 造を形成する半導体層を成長させることにより半導体素 子を製造するようにした半導体素子の製造方法であっ て、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 素子の製造方法。

【請求項83】 結晶からなる第1の領域中にこの第1 の領域より結晶性が悪い複数の第2の領域が第1の方向 に第1の間隔で規則的に配列し、上記第1の方向と直交 する第2の方向に上記第1の間隔より小さい第2の間隔 で規則的に配列している半導体基板の主面上に素子構造 を形成する半導体層を成長させることにより半導体案子 を製造するようにした半導体素子の製造方法であって、 上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 素子の製造方法。

【請求項84】 第1の平均転位密度を有する結晶から なる第1の領域中に上記第1の平均転位密度より高い第 2の平均転位密度を有する直線状に延在する複数の第2 の領域が互いに平行に規則的に配列している半導体基板 の主面上に素子構造を形成する半導体層を成長させるこ とにより半導体素子を製造するようにした半導体素子の 製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 素子の製造方法。

【請求項85】 第1の平均欠陥密度を有する結晶から なる第1の領域中に上記第1の平均欠陥密度より高い第 2の平均欠陥密度を有する直線状に延在する複数の第2 の領域が互いに平行に規則的に配列している半導体基板 の主面上に素子構造を形成する半導体層を成長させるこ とにより半導体素子を製造するようにした半導体素子の 製造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 素子の製造方法。

【請求項86】 結晶からなる第1の領域中にこの第1 の領域より結晶性が悪い直線状に延在する複数の第2の 領域が互いに平行に規則的に配列している半導体基板の 主面上に素子構造を形成する半導体層を成長させること により半導体素子を製造するようにした半導体素子の製 造方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領 域と直接接触しないようにしたことを特徴とする半導体 素子の製造方法。

【請求項87】 第1の平均転位密度を有する結晶から なる第1の領域中に上記第1の平均転位密度より高い第 2の平均転位密度を有する複数の第2の領域が第1の方 向に第1の間隔で規則的に配列し、上記第1の方向と直 交する第2の方向に上記第1の間隔より小さい第2の間 隔で規則的に配列している基板の主面上に索子構造を形 成する層を成長させることにより素子を製造するように 50 した素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項88】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項89】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、上記第1の方向と直交する第2の方向に上記第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 20 しないようにしたことを特徴とする案子の製造方法。

【請求項90】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項91】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項92】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上 40に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする素子の製造方法。

【請求項93】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させるようにした窒化物系III-V族化合物半導体層の成長方法であって、

上記室化物系 I I I - V族化合物半導体層が上記窒化物 系 I I I - V族化合物半導体基板の主面上で上記第 2 の 領域と直接接触しないようにしたことを特徴とする窒化 物系 I I I - V族化合物半導体層の成長方法。

【請求項94】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する窒化物系IIIーV族化合物半導体屋を成長させるようにした窒化物系IIIーV族化合物半導体層の成長方法であって、

上記室化物系III-V族化合物半導体層が上記室化物系III-V族化合物半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする窒化物系III-V族化合物半導体層の成長方法。

【請求項95】 結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させるようにした窒化物系III-V族化合物半導体層の成長方法であって、

 上記窒化物系III-V族化合物半導体層が上記窒化物 系III-V族化合物半導体基板の主面上で上記第2の 領域と直接接触しないようにしたことを特徴とする窒化 物系III-V族化合物半導体層の成長方法。

【請求項96】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項97】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項98】 結晶からなる第1の領域中にこの第1 の領域より結晶性が悪い第2の領域を有する基板の主面 上に半導体層を成長させるようにした半導体層の成長方 法であって、

上記半導体層が上記半導体基板の主面上で上記第2の領域と直接接触しないようにしたことを特徴とする半導体層の成長方法。

【請求項99】 第1の平均転位密度を有する結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であっ

て、

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする層の成長方法。

15

【請求項100】 第1の平均欠陥密度を有する結晶からなる第1の領域中に上記第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする層の成長方法。

【請求項101】 結晶からなる第1の領域中にこの第 1の領域より結晶性が悪い第2の領域を有する基板の主 面上に層を成長させるようにした層の成長方法であっ て

上記層が上記基板の主面上で上記第2の領域と直接接触 しないようにしたことを特徴とする層の成長方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、 室化物系IIIーV族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法に関し、例えば、窒化物系IIIーV族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子の製造に適用して好適なものである。

[0002]

【従来の技術】GaN、AlGaN、GaInN、AlGaInNなどの窒化物系III-V族化合物半導体は、AlGaInAs系III-V族化合物半導体やAlGaInP系III-V族化合物半導体に比べてバン 30ドギャップE。が大きく、かつ直接遷移の半導体材料であるという特徴を有している。このため、これらの窒化物系III-V族化合物半導体は、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザや、紫外線から赤色まで、および白色という広い発光波長範囲をカバーできる発光ダイオード(LED)などの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレイ、さらには環境・医療分野など、広く応用が考えられている。

【0003】また、これらの窒化物系III-V族化合物半導体は、例えばGaNの高電界における飽和速度が大きいこと、例えば400℃程度までの高温動作が可能であること、および、例えばMIS(Metal-Insulator-Semiconductor)構造における絶縁層の材料にAINを用いることで半導体層および絶縁層の形成を結晶成長により連続して行うことができるなどの特徴を有している。このため、これらの窒化物系III-V族化合物半導体は、高温動作可能な高出力の高周波電子素子を構成する材料としても期待されている。

【0004】このほか、窒化物系III-V族化合物半 50

導体の長所としては、以下のことが挙げられる。

- (1) 熱伝導性がG a A s 系半導体などよりも高く、高温・高出力動作の素子向きである。
- (2) 材料が化学的に安定であり、また硬度も高く、高い信頼性を得やすい。
- (3) 環境への負荷が小さい化合物半導体材料である。 すなわち、AlGaInN系半導体は、構成材料や原料 に環境への影響が大きい環境汚染物質や毒物を含まな い。具体的には、AlGaAs系半導体におけるヒ素
- (As)、ZnCdSSe系半導体におけるカドミウム(Cd)などに相当する材料およびその原料(アルシン(AsH₃))などを使用しない。

【0005】しかしながら、従来、窒化物系III-V 族化合物半導体を用いた素子においては、高い信頼性を 得るのに適当な基板材料がないという問題があった。窒 化物系III-V族化合物半導体の基板材料として、特 に高品質の結晶を得るために、以下の問題や状況があ る。

- (1) 構成材料のGaN、AlGaN、GaInNが格子定数の異なる全歪み系である。そのため、窒化物系III-V族化合物半導体同士および基板との間に、クラックなどを生じない範囲および良質の結晶膜が得られる範囲に組成や厚さなどを抑えるなど、設計上の制限がある
- (2) GaNに格子整合する高品質基板がまだ開発されていない。GaAs系半導体やGaInP系半導体に格子整合する高品質GaAs基板や、GaInAs系半導体に格子整合する高品質InP基板があるように、例えば高品質なGaN基板は開発途上であり、格子定数差の比較的小さいSiC基板は、高価であり、大口径化も困難であり、結晶膜に引っ張り歪みが発生するためクラックが発生しやすい、などの問題があり、またこれら以外にはGaNに格子整合する基板がない。
- (3) 窒化物系 I I I V族化合物半導体の基板材料の 必要条件に、約1000℃の高い結晶成長温度およびV 族原料のアンモニア雰囲気で変質・腐食されないことが ある

【0006】以上のような理由により、窒化物系III - V族化合物半導体の基板としては総合的な判断でサファイア基板を使用する場合が多い。サファイア基板を使用する場合が多い。サファイア基板は変化物系III-V族化合物半導体の結晶成長温度で安定で、高品質の2または3インチ基板が安定に供給される利点があるが、その一方でGaNとの格子不整合が大きい(約13%)。このため、サファイア基板上に低温成長によりGaNやAINからなるバッファ層を形成し、その上に窒化物系III-V族化合物半導体を成長させている。これによれば、単結晶の窒化物系III-V族化合物半導体を成長させることが可能であるが、その欠陥密度は格子不整合を反映して例えば10°~10°(cm²)程度もあり、例えば半導体レーザにおいて

は長時間の信頼性を得ることは困難であった。

【0007】サファイア基板にはこのほかに、(1)劈 開性がないため、鏡面性が高いレーザ端面の安定な形成 が困難、(2)サファイアが絶縁性のため基板上面から p側電極およびn側電極の取り出しが必須、(3)結晶 成長膜が厚いと、窒化物系III-V族化合物半導体と サファイアとの熱膨張係数の差により、室温での基板の 反りが大きく、素子形成プロセスに支障を来す、などの 問題がある。

【0008】サファイア基板のように格子定数の異なる 10 基板上に成長させる半導体結晶の高品質化の目的では、 横方向選択成長(Epitaxial Lateral Overgrowth; EL O) を用いる方法がある。ELOでは、周期的に高結晶 品質領域(横方向成長領域)と低結晶品質あるいは高欠 陥密度領域(種結晶上やその境界、会合部など)とが現 れるが、素子の活性領域(例えば、発光素子では発光領 域、電子走行索子では電子が走行する領域)のサイズが 大きくない場合、ELOの周期は、半導体レーザのスト ライプやトランジスタのエミッタ領域/コレクタ領域 (またはソース領域/ドレイン領域)間隔より大きくと 20

ることができる。例えば、ΕLOの周期10~20μm に対し、素子の活性領域のサイズは数 μ m程度であるた め、高品質領域内に活性領域を設計することが可能であ る。

【0009】サファイア基板上にELOを利用して素子 を形成する場合には、上述の劈開性の悪さなどサファイ ア自身の性質に起因する問題以外にも、例えば以下のよ うな問題があった。

- (1) ELOに必要な工程数が多いことにより歩留まり が低下する。
- (2) ELOに必要な分だけ結晶膜厚が増大することに より、基板に熱応力による大きな反りが発生し、結晶成 長工程やウェハプロセスの制御性を低下させる。
- (3) 案子サイズの制限がある。LEDやフォトディテ クタ (PD) および集積素子など、ELO周期より大き い、例えば数百μm角以上の活性領域を持つ素子では、 全素子領域を髙結晶品質領域とすることができないた め、ELOの効果を発揮できない。

【0010】以上の諸問題は、髙品質のGaN基板が得 られれば解決することが可能であるが、これまでの試み 40 では、高品質で大口径のGaN基板が得られなかった。 これは、GaNはHVPE(ハライド気相成長)によっ ても、一般に高温(高圧)成長による良質な種結晶を得 にくい、などの理由で、単結晶成長を安定に行うことが できず、髙品質基板の製造が困難なことによる。

【0011】特開2001-102307号公報にはこ の問題の改善を図ることを目的とした単結晶GaN基板 の製造方法が提案されている。これによれば、高欠陥密 度のGaN種基板を形成後、一部に3次元的なファセッ ト(以下「コア」と呼ぶ)を形成し、ファセットを閉じ 50 ができ、結晶品質の改善や良質の結晶領域を広げること

ない条件で成長を続けることで、このコア部に結晶転位 を集中させて、結果として広い領域が高品質な基板を製 造している。

[0012]

【発明が解決しようとする課題】しかしながら、特開2 001-102307号公報に開示された技術は、特に 貫通転位を成長層のある領域に集中させることにより、 他の領域の貫通転位を減少させるものであるため、得ら れた単結晶GaN基板には低欠陥密度の領域(コア)と 高欠陥密度の領域とが混在しており、しかも高欠陥密度 の領域が発生する位置は制御することができず、ランダ ムに発生する。このため、この単結晶GaN基板上に窒 化物系III-V族化合物半導体層を成長させて半導体 素子、例えば半導体レーザを製造する場合、髙欠陥密度 の領域が発光領域に形成されてしまうのを避けることが できず、半導体レーザの発光特性や信頼性の低下を招い ていた。

【0013】したがって、この発明が解決しようとする 課題は、発光特性などの特性が良好で信頼性も高く長寿 命の半導体発光素子およびそのような半導体発光素子を 容易に製造することができる半導体発光素子の製造方法 を提供することにある。

【0014】より一般的には、この発明が解決しようと する課題は、特性が良好で信頼性も高く長寿命の半導体 素子およびそのような半導体素子を容易に製造すること ができる半導体素子の製造方法を提供することにある。

【0015】さらに一般的には、この発明が解決しよう とする課題は、特性が良好で信頼性も高く長寿命の各種 の素子およびそのような素子を容易に製造することがで きる素子の製造方法を提供することにある。

【0016】また、この発明が解決しようとする課題 は、発光特性などの特性が良好で信頼性も高く長寿命の 半導体発光素子あるいは特性が良好で信頼性も高く長寿 命の半導体案子あるいは特性が良好で信頼性も高く長寿 命の各種の素子の製造に用いて好適な窒化物系III-V族化合物半導体層の成長方法、半導体層の成長方法お よび層の成長方法を提供することにある。

[0017]

【課題を解決するための手段】本発明者は、上記課題を 解決するために鋭意検討を行った。その概要について説 明すると、次のとおりである。

【0018】本発明者は、特開2001-102307 号公報に開示された技術の改良を重ねた結果、低欠陥密 度領域中に発生する高欠陥密度領域の位置を制御するこ とに成功した。すなわち、髙欠陥密度領域を結晶成長中 に自然に凝集させて形成するのではなく、人為的にG a As 基板などの適当な基板上に種結晶等を例えば円形で 規則的、例えば周期的に形成し、その上に結晶成長を行 うことにより高欠陥密度領域の形成位置を制御すること

が可能となる。この場合、種結晶等の配置により、高欠 陥密度領域の配列パターンを自由自在に変えることがで きる。

【0019】ここで、種結晶等とは、例えば多結晶、非晶質(アモルファス)または単結晶のGaNや、AlGaInNなどのGaN以外の窒化物系III-V族化合物半導体や、窒化物系III-V族化合物半導体以外の材料で形成されるが、結晶欠陥集中位置を規定する核(コア)となる構造であればどのような構造であってもよい。

【0020】このような基板を用いて半導体レーザなどの半導体発光素子、より一般的には半導体素子を製造する場合、基板に存在する高欠陥密度領域が素子に及ぼす悪影響を排除する必要がある。すなわち、基板上に半導体層を成長させると、この半導体層に下地基板の高欠陥密度領域から欠陥が伝播するため、この欠陥に起因する素子の特性の劣化や信頼性の低下などを防止する必要がある。

【0021】この問題は、素子に使用する半導体と同質で低欠陥密度の基板を得ることが困難である場合、上記 20と同様な構造の基板を用いてその上に半導体層を成長させる場合にも起こるものである。より一般的には、素子に使用する材料と同質で低欠陥密度の基板を得ることが困難である場合、上記と同様な構造の基板を用いてその上に層を成長させる場合にも起こるものである。本発明者は、種々検討を行った結果、上記の課題を解決することができる有効な手法を見い出し、この発明を案出するに至ったものである。

【0022】すなわち、上記課題を解決するために、この発明の第1の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである

【0023】窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにするためには、具体的には、例えば、窒化物系III-V族化合物半導体層を成長させる前に第2の領域を窒化物系III-V族化合物半導体基板の主面から少なくとも一部除去しておくようにする。より具体的には、窒化物系III-V族化合物半導体層を成長させる前に第2の領域を上記窒化物系III-V族化合物半導体基板の主面から所定の深さまで除去しておく。ここで、所定の深さは、窒化物系III

-V族化合物半導体層により構成する素子の構成や、窒化物系 I I I - V族化合物半導体層の成長条件などに応じて適宜選ばれるが、一般的には 1 μ m以上、好適には窒化物系 I I I - V族化合物半導体層を用いて構成する素子の厚さ程度以上(例えば 1 0 μ m以上)とする。窒化物系 I I I - V族化合物半導体層を成長させる前に第2の領域を全部除去しておくようにしてもよい。第2の領域の除去は、典型的にはエッチングにより行い、具体的には、ウエットエッチング、ドライエッチング、熱化学エッチング、イオンミリングなどにより行う。

【0024】窒化物系III-V族化合物半導体層が窒 化物系III-V族化合物半導体基板の主面上で第2の 領域と直接接触しないようにするためには、窒化物系 I II-V族化合物半導体層を成長させる前に第2の領域 の表面を被覆層で覆っておくようにしてもよい。この被 **覆層としては、成長温度に耐えられる限り各種のものを** 用いることができ、具体的には、SiOz膜、Si.N , 膜、SOG (Spin on Glass)膜などの絶縁膜のほか、 タングステン (W)、モリブデン (Mo)、タンタル (Ta) などの高融点金属膜やそれらの窒化膜などを用 いることができる。この場合、第2の領域上に単に被覆 層を形成するだけでもよいが、第2の領域が窒化物系 I II-V族化合物半導体基板の主面から所定の深さまで 除去されている場合には、この第2の領域が除去された 部分が被覆層により埋められるようにしてもよい。 前者 の場合には、被覆層の表面は窒化物系III-V族化合 物半導体基板の主面より高い位置にあるが、後者の場合 には、エッチバックの手法を用いることなどにより被覆 層の表面を窒化物系III-V族化合物半導体基板の主 面と一致させることができる。

【0025】互いに隣接する二つの第2の領域の間隔あ るいは第2の領域の配列周期は、素子の大きさなどに応 じて選ばれるが、一般的には20μm以上あるいは50 μ m以上あるいは 100μ m以上である。この第 2 の領 域の間隔あるいは第2の領域の配列周期の上限は必ずし も明確なものは存在しないが、一般的には1000μm 程度である。この第2の領域は、典型的には窒化物系 I II-V族化合物半導体基板を貫通している。また、こ の第2の領域は典型的には不定多角柱状の形状を有す る。第1の領域と第2の領域との間には、第1の平均転 位密度より高く、かつ第2の平均転位密度より低い第3 の平均転位密度を有する第3の領域が遷移領域として存 在することも多く、この場合、窒化物系III-V族化 合物半導体層が窒化物系III-V族化合物半導体基板 の主面上で第2の領域と直接接触しないようにするだけ でもよいが、最も好適には、窒化物系III-V族化合 物半導体層が窒化物系III-V族化合物半導体基板の 主面上でこれらの第2の領域および第3の領域と直接接 触しないようにする。後者の場合、具体的には、例え ば、窒化物系III-V族化合物半導体層を成長させる

22

前に第2の領域および第3の領域を窒化物系III-V 族化合物半導体基板の主面から少なくとも一部除去して おくようにする。

【0026】第2の領域の直径は、典型的には 10μ m以上 100μ m以下、より典型的には 20μ m以上 50μ m以下である。また、第3の領域が存在する場合、その直径は典型的には第2の領域の直径より 20μ m以上 200μ m以下より大きく、より典型的には 40μ m以上 140μ m以下大きい。

【0027】第2の領域の平均転位密度は一般的には第1の領域の転位密度の5倍以上である。典型的には、第1の領域の平均転位密度は2×10° cm²以下、第2の領域の平均転位密度は1×10° cm²以上である。第3の領域が存在する場合、その平均転位密度は、典型的には1×10° cm²より小さく、2×10° cm²より大きい。

【0028】半導体発光素子の発光領域は、平均転位密 度が高い第2の領域による悪影響を防止するために、第 2の領域から1μm以上、好適には10μm以上、より 好適には100μm以上離す。第3の領域が存在する場 合、最も好適には、半導体発光素子の発光領域が第2の 領域および第3の領域を含まないようにする。より具体 的には、半導体発光素子は半導体レーザや発光ダイオー ドであるが、前者の半導体レーザの場合、ストライプ状 電極を介して駆動電流が流される領域は第2の領域から 好適には1μm以上、より好適には10μm以上、さら に好適には100μm以上離す。第3の領域が存在する 場合、最も好適には、ストライプ状電極を介して駆動電 流が流される領域が第2の領域および第3の領域を含ま ないようにする。ストライプ状電極、すなわちレーザス トライプの数は一つまたは複数設けてよく、その幅も必 要に応じて選ぶことができる。

【0029】窒化物系 I I I - V族化合物半導体基板あるいは窒化物系 I I I - V族化合物半導体層は、最も一般的には A l x B, G a x = 1 N, A s x = 1 N, C to x = 1 N x = 1 N, C to x = 1 N, O x =

【0030】この発明の第2の発明は、第1の平均欠陥 密度を有する結晶からなる第1の領域中に第1の平均欠 陥密度より高い第2の平均欠陥密度を有する複数の第2 の領域が規則的に配列している窒化物系 I I I - V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系 I I I - V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系 I I I - V族化合物半導体層が窒化物系 I I I - V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0031】ここで、「平均欠陥密度」とは、案子の特 10 性や信頼性などに悪影響を及ぼす格子欠陥全体の平均密 度を意味し、欠陥には転位や積層欠陥や点欠陥などあら ゆるものが含まれる(以下同様)。

【0032】この発明の第3の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0033】ここで、典型的には、結晶からなる第1の領域は単結晶であり、この第1の領域より結晶性が悪い第2の領域は単結晶、多結晶もしくは非晶質またはこれらの二以上が混在したものである(以下同様)。これは、第2の領域の平均転位密度あるいは平均欠陥密度が第1の領域の平均転位密度あるいは平均欠陥密度より高い場合と対応するものである。

【0034】この発明の第4の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系III-V族化合物半導体局が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0035】この発明の第5の発明は、第1の平均欠陥 密度を有する結晶からなる第1の領域中に第1の平均欠 陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系IIIーV族化合物半導体基板の主面上に素子構造を形成する窒化物系 IIIーV族化合物半導体層を成長させることにより半 導体素子を製造するようにした半導体素子の製造方法であって、窒化物系IIIーV族化合物半導体層が窒化物系 IIIーV族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものであ

る。

【0036】この発明の第6の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒化物系III-V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするもので10ある

【0037】この発明の第4~第6の発明において、半導体素子には、発光ダイオードや半導体レーザのような発光素子のほか、受光素子、さらには高電子移動度トランジスタなどの電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)のような電子走行素子が含まれる(以下同様)。

【0038】この発明の第4~第6の発明において、半導体素子の活性領域は、平均転位密度が高い第2の領域による悪影響を防止するために、第2の領域から好適に 20は1μm以上、より好適には10μm以上、さらに好適には100μm以上離す。第3の領域が存在する場合、最も好適には、半導体素子の活性領域が第2の領域および第3の領域を含まないようにする。ここで、活性領域とは、半導体発光素子においては発光領域、半導体受光素子においては受光領域、電子走行素子においては電子が走行する領域を意味する(以下同様)。

【0039】この発明の第7の発明は、第1の平均転位 密度を有する結晶からなる第1の領域中に第1の平均転 位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより 半導体発光素子を製造するようにした半導体発光素子の 製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0040】この発明の第8の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0041】この発明の第9の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子50

の製造方法であって、半導体層が半導体基板の主面上で 第2の領域と直接接触しないようにしたことを特徴とす るものである。

【0042】この発明の第10の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0043】この発明の第11の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する複数の第 2の領域が規則的に配列している半導体基板の主面上に 素子構造を形成する半導体層を成長させることにより半 導体素子を製造するようにした半導体素子の製造方法で あって、半導体層が半導体基板の主面上で第2の領域と 直接接触しないようにしたことを特徴とするものであ る。

【0044】この発明の第12の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0045】この発明の第10~第12の発明において、半導体基板あるいは半導体層の材料は、窒化物系I・・・IIーV族化合物半導体のほか、ウルツ鉱型(wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばZnO、αーZnS、αーCdS。αーCdSeなどであってもよく、さらには他の結晶構造を有する各種の半導体であってもよい。

【0046】この発明の第13の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0047】この発明の第14の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する複数の第 2の領域が規則的に配列している基板の主面上に索子構 造を形成する層を成長させることにより素子を製造する ようにした素子の製造方法であって、層が基板の主面上

で第2の領域と直接接触しないようにしたことを特徴と するものである。

25

【0048】この発明の第15の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い複数の 第2の領域が規則的に配列している基板の主面上に素子 構造を形成する層を成長させることにより素子を製造す るようにした素子の製造方法であって、層が基板の主面 上で第2の領域と直接接触しないようにしたことを特徴 とするものである。

【0049】この発明の第13~第15の発明におい て、素子は、半導体素子(発光素子、受光素子、電子走 行索子など)のほか、圧電素子、焦電素子、光学素子 (非線形光学結晶を用いる第2次高調波発生素子な ど)、誘電体素子(強誘電体素子を含む)、超伝導素子 などである。この場合、基板あるいは層の材料は、半導 体索子では上記のような各種の半導体を用いることがで き、圧電素子、焦電素子、光学素子、誘電体素子、超伝 導案子などでは例えば酸化物などの各種の材料を用いる ことができる。酸化物材料については、例えばJournal of the Society of Japan Vol. 103, No. 11 (1995) pp. 1099 20 -1111 ♦ Materials Science and Engineering B41(199

6)166-173に開示されたものなど、多くのものがある。

【0050】この発明の第16の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ い第2の間隔で規則的に配列している窒化物系 I I I -V族化合物半導体基板の主面上に発光素子構造を形成す る窒化物系 I:I I-V族化合物半導体層を成長させるこ 30 とにより半導体発光素子を製造するようにした半導体発 光素子の製造方法であって、窒化物系III-V族化合 物半導体層が窒化物系III-V族化合物半導体基板の 主面上で第2の領域と直接接触しないようにしたことを 特徴とするものである。

【0051】この発明の第17の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ 40 い第2の間隔で規則的に配列している窒化物系 III-V族化合物半導体基板の主面上に発光素子構造を形成す る窒化物系III-V族化合物半導体層を成長させるこ とにより半導体発光素子を製造するようにした半導体発 光素子の製造方法であって、窒化物系III-V族化合 物半導体層が窒化物系III-V族化合物半導体基板の 主面上で第2の領域と直接接触しないようにしたことを 特徴とするものである。

【0052】この発明の第18の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い複数の 50

第2の領域が第1の方向に第1の間隔で規則的に配列 し、第1の方向と直交する第2の方向に第1の間隔より 小さい第2の間隔で規則的に配列している窒化物系II I-V族化合物半導体基板の主面上に発光索子構造を形 成する窒化物系III-V族化合物半導体層を成長させ ることにより半導体発光素子を製造するようにした半導 体発光素子の製造方法であって、窒化物系III-V族 化合物半導体層が窒化物系III-V族化合物半導体基 板の主面上で第2の領域と直接接触しないようにしたこ とを特徴とするものである。

【0053】この発明の第19の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する直線状に 延在する複数の第2の領域が互いに平行に規則的に配列 している窒化物系III-V族化合物半導体基板の主面 上に発光索子構造を形成する窒化物系III-V族化合 物半導体層を成長させることにより半導体発光累子を製 造するようにした半導体発光素子の製造方法であって、 窒化物系III-V族化合物半導体層が窒化物系III - V族化合物半導体基板の主面上で第2の領域と直接接 触しないようにしたことを特徴とするものである。

【0054】この発明の第20の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する直線状に 延在する複数の第2の領域が互いに平行に規則的に配列 している窒化物系III-V族化合物半導体基板の主面 上に発光素子構造を形成する窒化物系III-V族化合 物半導体層を成長させることにより半導体発光索子を製 造するようにした半導体発光素子の製造方法であって、 窒化物系IIIーV族化合物半導体層が窒化物系III -V族化合物半導体基板の主面上で第2の領域と直接接-触しないようにしたことを特徴とするものである。

【0055】この発明の第21の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い直線状 に延在する複数の第2の領域が互いに平行に規則的に配 列している窒化物系III-V族化合物半導体基板の主 面上に発光素子構造を形成する窒化物系III-V族化 合物半導体層を成長させることにより半導体発光素子を 製造するようにした半導体発光素子の製造方法であっ て、窒化物系III-V族化合物半導体層が窒化物系I II-V族化合物半導体基板の主面上で第2の領域と直 接接触しないようにしたことを特徴とするものである。 【0056】この発明の第22の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ い第2の間隔で規則的に配列している窒化物系III-V族化合物半導体基板の主面上に素子構造を形成する窒 化物系III-V族化合物半導体層を成長させることに

より半導体素子を製造するようにした半導体素子の製造 方法であって、窒化物系III-V族化合物半導体層が 窒化物系 I I I - V族化合物半導体基板の主面上で第2 の領域と直接接触しないようにしたことを特徴とするも のである。

【0057】この発明の第23の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ 10 い第2の間隔で規則的に配列している窒化物系 I I I -V族化合物半導体基板の主面上に素子構造を形成する窒 化物系III-V族化合物半導体層を成長させることに より半導体素子を製造するようにした半導体素子の製造 方法であって、窒化物系III-V族化合物半導体層が 窒化物系 I I I - V族化合物半導体基板の主面上で第 2 の領域と直接接触しないようにしたことを特徴とするも のである。

【0058】この発明の第24の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い複数の 20 第2の領域が第1の方向に第1の間隔で規則的に配列 し、第1の方向と直交する第2の方向に第1の間隔より 小さい第2の間隔で規則的に配列している窒化物系 I I I-V族化合物半導体基板の主面上に素子構造を形成す る窒化物系III-V族化合物半導体層を成長させるこ とにより半導体素子を製造するようにした半導体素子の 製造方法であって、窒化物系III-V族化合物半導体 層が窒化物系III-V族化合物半導体基板の主面上で 第2の領域と直接接触しないようにしたことを特徴とす るものである。

【0059】この発明の第25の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する直線状に 延在する複数の第2の領域が互いに平行に規則的に配列 している窒化物系III-V族化合物半導体基板の主面 上に素子構造を形成する窒化物系III-V族化合物半 導体層を成長させることにより半導体素子を製造するよ うにした半導体素子の製造方法であって、窒化物系II I-V族化合物半導体層が窒化物系 I I I-V族化合物 半導体基板の主面上で第2の領域と直接接触しないよう にしたことを特徴とするものである。

【0060】この発明の第26の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する直線状に 延在する複数の第2の領域が互いに平行に規則的に配列 している窒化物系III-V族化合物半導体基板の主面 上に索子構造を形成する窒化物系III-V族化合物半 導体層を成長させることにより半導体素子を製造するよ うにした半導体素子の製造方法であって、窒化物系II I-V族化合物半導体層が窒化物系 III-V族化合物 50 半導体基板の主面上で第2の領域と直接接触しないよう にしたことを特徴とするものである。

【0061】この発明の第27の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い直線状 に延在する複数の第2の領域が互いに平行に規則的に配 列している窒化物系III-V族化合物半導体基板の主 面上に素子構造を形成する窒化物系III-V族化合物 半導体層を成長させることにより半導体素子を製造する ようにした半導体素子の製造方法であって、窒化物系Ⅰ II-V族化合物半導体層が窒化物系III-V族化合 物半導体基板の主面上で第2の領域と直接接触しないよ うにしたことを特徴とするものである。

【0062】この発明の第28の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ い第2の間隔で規則的に配列している半導体基板の主面 上に発光索子構造を形成する半導体層を成長させること により半導体発光素子を製造するようにした半導体発光 素子の製造方法であって、半導体層が半導体基板の主面 上で第2の領域と直接接触しないようにしたことを特徴 とするものである。

【0063】この発明の第29の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する複数の第 2の領域が第1の方向に第1の間隔で規則的に配列し、 第1の方向と直交する第2の方向に第1の間隔より小さ い第2の間隔で規則的に配列している半導体基板の主面 上に発光素子構造を形成する半導体層を成長させること により半導体発光素子を製造するようにした半導体発光 素子の製造方法であって、半導体層が半導体基板の主面 上で第2の領域と直接接触しないようにしたことを特徴 とするものである。

【0064】この発明の第30の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い複数の 第2の領域が第1の方向に第1の間隔で規則的に配列 し、第1の方向と直交する第2の方向に第1の間隔より 小さい第2の間隔で規則的に配列している半導体基板の 主面上に発光索子構造を形成する半導体層を成長させる ことにより半導体発光素子を製造するようにした半導体 発光素子の製造方法であって、半導体層が半導体基板の 主面上で第2の領域と直接接触しないようにしたことを 特徴とするものである。

【0065】この発明の第31の発明は、第1の平均転 位密度を有する結晶からなる第1の領域中に第1の平均 転位密度より高い第2の平均転位密度を有する直線状に 延在する複数の第2の領域が互いに平行に規則的に配列 している半導体基板の主面上に発光素子構造を形成する 半導体層を成長させることにより半導体発光素子を製造

30

するようにした半導体発光素子の製造方法であって、半 導体層が半導体基板の主面上で第2の領域と直接接触し ないようにしたことを特徴とするものである。

【0066】この発明の第32の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、半 10 導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0067】この発明の第33の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い直線状 に延在する複数の第2の領域が互いに平行に規則的に配 列している半導体基板の主面上に発光素子構造を形成す る半導体層を成長させることにより半導体発光素子を製 造するようにした半導体発光素子の製造方法であって、 半導体層が半導体基板の主面上で第2の領域と直接接触 しないようにしたことを特徴とするものである。

【0068】この発明の第34の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0069】この発明の第35の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0070】この発明の第36の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2

の領域と直接接触しないようにしたことを特徴とするも のである。

【0071】この発明の第37の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0072】この発明の第38の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0073】この発明の第39の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0074】この発明の第40の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に案子構造を形成する層を成長させることにより案子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0075】この発明の第41の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に索子構造を形成する層を成長させることにより案子を製造するようにした案子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0076】この発明の第42の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い複数の 第2の領域が第1の方向に第1の間隔で規則的に配列 し、第1の方向と直交する第2の方向に第1の間隔より 小さい第2の間隔で規則的に配列している基板の主面上 に素子構造を形成する層を成長させることにより素子を 製造するようにした素子の製造方法であって、層が基板 の主面上で第2の領域と直接接触しないようにしたこと

を特徴とするものである。

31

【0077】この発明の第43の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度を有する直線状に 10延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0078】この発明の第44の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0079】この発明の第45の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い直線状 に延在する複数の第2の領域が互いに平行に規則的に配 列している基板の主面上に素子構造を形成する層を成長 させることにより素子を製造するようにした素子の製造 方法であって、層が基板の主面上で第2の領域と直接接 触しないようにしたことを特徴とするものである。

【0080】この発明の第16~第45の発明におい て、第1の方向の第2の領域の間隔(第1の間隔)ある いは直線状に延在する第2の領域の間隔は、この発明の 第1の発明に関連して述べた第2の領域の間隔あるいは 第2の領域の配列間隔と同様である。また、第1の方向 の第2の領域の間隔 (第1の間隔) あるいは直線状に延 在する第2の領域の間隔は、典型的には50μm以上で あることを除いて、この発明の第1の発明に関連して述 べた第2の領域の間隔あるいは第2の領域の配列間隔と 同様である。この発明の第16~第18、第22~第2 4、第28~第30、第34~第36、第40~第42 の発明において、第2の方向の第2の領域の間隔は、基 本的には第1の間隔より小さい範囲で自由に選ぶことが できものであり、第2の領域の大きさにもよるが、一般 的には10μm以上1000μm以下、典型的には20 μm以上200μm以下である。さらに、最終的に基板 のスクライビングによりチップとなる領域(以下「索子 領域」という。)には、典型的には、第2の方向の第2 の領域の列あるいは直線状に延在する第2の領域は実質 的に7本以上含まれない。ここで、第2の方向の第2の 50 領域の列あるいは直線状に延在する第2の領域の数の上限を7本としたのは、第2の方向の第2の領域の列あるいは直線状に延在する第2の領域の間隔によっては、索子のチップサイズとの関係で素子領域に7本程度含まれることもあり得ることを考慮したものである。この第2の方向の第2の領域の列あるいは直線状に延在する第2の領域の数は、一般にチップサイズが小さい半導体発光素子では、典型的には3本以下である。

【0081】この発明の第16~第45の発明においては、上記以外のことは、その性質に反しない限り、この発明の第1~第15の発明に関連して述べたことが成立する。

【0082】この発明の第46の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度を有する第2の領域を有する窒化物系III-V族化合物半導体基板の主面上に窒化物系III-V族化合物半導体層を成長させるようにした窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体層が窒化物系III-V族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0083】この発明の第47の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度を有する第2の領域を有する窒化物系IIIーV族化合物半導体基板の主面上に窒化物系IIIーV族化合物半導体層の成長方法であって、窒化物系IIIーV族化合物半導体層が窒化物系IIIーV族化合物半導体層が窒化物系IIIーV族化合物半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0084】この発明の第48の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する窒化物系IIIーV族化合物半導体基板の主面上に窒化物系IIIーV族化合物半導体層を成長させるようにした窒化物系IIIーV族化合物半導体層の成長方法であって、窒化物系IIIーV族化合物半導体 層が窒化物系IIIーV族化合物半導体 基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0085】この発明の第49の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0086】この発明の第50の発明は、第1の平均欠 陥密度を有する結晶からなる第1の領域中に第1の平均 欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、半導体層が半導体基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0087】この発明の第51の発明は、結晶からなる 第1の領域中にこの第1の領域より結晶性が悪い第2の 領域を有する基板の主面上に半導体層を成長させるよう にした半導体層の成長方法であって、半導体層が半導体 基板の主面上で第2の領域と直接接触しないようにした 10 ことを特徴とするものである。

【0088】この発明の第52の発明は、第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0089】この発明の第53の発明は、第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0090】この発明の第54の発明は、結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、層が基板の主面上で第2の領域と直接接触しないようにしたことを特徴とするものである。

【0092】上述のように構成されたこの発明においては、発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系III-V族化 40合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第1の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第2の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第2の領域による悪影響が及ぶのを防止することができる。

[0093]

【発明の実施の形態】以下、この発明の実施形態につい 50

て図面を参照しながら説明する。なお、実施形態の全図 において、同一または対応する部分には同一の符号を付 す。図1および図2はこの発明の第1の実施形態におい て用いるGaN基板1を示し、図1Aは斜視図、図1B は領域Bの最近接方向の断面図、図2は平面図である。 このGaN基板1はn型で(0001)面(C面)方位 である。ただし、GaN基板1はR面、A面またはM面 方位のものであってもよい。このGaN基板1において は、平均転位密度が低い結晶からなる領域Aの中に、平 均転位密度が高い結晶からなる領域Bが六方格子状に周 期的に配列している。ここで、領域Bは不定多角柱状の 形状を有するのが一般的であるが、図1Aにおいては、 簡略化して円柱形状としてある(以下同様)。この場 合、最近接の領域B同士を結ぶ直線はGaNの〈1-1 00)方向およびそれと等価な方向と一致している。た だし、最近接の領域B同士を結ぶ直線をGaNの〈11 - 20〉方向およびそれと等価な方向と一致するように してもよい。領域BはGaN基板1を貫通している。こ のGaN基板1の厚さは例えば200~600μmであ る。なお、図2の破線は領域Bの相対的な位置関係を示 すためのものにすぎず、実在する(物理的な意味のあ

る)線ではない(以下同様)。

【0094】領域Bの配列周期(最近接の領域Bの中心 同士の間隔) は例えば400μm、その直径は例えば2 Oμmである。また、領域Aの平均転位密度は例えば2 ×10° c m²、領域Bの平均転位密度は例えば1×1 0° cm⁻² である。領域Bの中心から半径方向の転位密 度の分布の一例を図3に示す。このGaN基板1は、結 晶成長技術を用いて例えば次のようにして製造すること ができる。このGaN基板1の製造に用いる基本的な結 晶成長メカニズムは、ファセット面からなる斜面を有し て成長させ、そのファセット面斜面を維持して成長させ ることで転位を伝播させ、所定の位置に集合させるもの である。このファセット面により成長した領域は、転位 の移動により、低密度の欠陥領域となる。そのファセッ ト面斜面下部には、明確な境界を持った高密度の欠陥領 域を有して成長が行われ、転位は、高密度の欠陥領域の 境界あるいはその内部に集合し、ここで消滅あるいは蓄 積する。この高密度の欠陥領域の形状によって、ファセ ット面の形状も異なる。欠陥領域がドット状の場合は、 そのドットを底として、ファセット面が取り巻き、ファ セット面からなるピットを形成する。また、欠陥領域が ストライプ状の場合は、ストライプを谷底として、その 両側にファセット面斜面を有し、横に倒した三角形のプ リズム状のファセット面となる。その後、成長層の表面 に研削、研磨を施すことにより、表面を平坦化し、基板 として使用することができる形態とすることができる。 また、上記の高密度の欠陥領域は、いくつかの状態があ り得る。例えば、多結晶からなる場合がある。また、単 結晶であるが、周りの低密度欠陥領域に対して微傾斜し

ている場合もある。また、周りの低密度欠陥領域に対し て、C軸が反転している場合もある。こうして、この高 密度欠陥領域は、明確な境界を有しており、周りと区別 される。この高密度欠陥領域を有して成長させることに より、その周りのファセット面を埋め込むことなく、フ アセット面を維持して成長を進行することができる。こ の高密度欠陥領域は、下地基板上にG a Nを結晶成長さ せる際に、髙密度欠陥領域を形成する場所に、種をあら かじめ形成しておくことにより、発生させることができ る。その種としては、非晶質あるいは多結晶の層を形成 する。その上から、GaNを成長させることで、ちょう どその種の領域に、髙密度欠陥領域を形成することがで きる。このGaN基板1の具体的な製造方法は次のとお りである。まず、下地基板を用意する。この下地基板と しては種々の基板を用いることができ、一般的なサファ イア基板でもよいが、後工程で除去することを考慮する と、除去しやすいG a A s 基板などを用いることが好ま しい。そして、この下地基板上に、例えばSiOz膜か らなる種を形成する。この種の形状は、例えばドット状 またはストライプ状とすることができる。この種は規則 20 正しく、多数個形成することができる。より具体的に は、この場合、種は、図2に示す領域Bの配置に対応し た配置で形成する。その後、例えばハイドライド気相エ ピタキシー(HVPE)により、GaNを厚膜成長させ る。成長後、GaNの厚膜層の表面には、種のパターン 形状に応じたファセット面が形成される。この第1の実 施形態のように種がドット状のパターンの場合は、ファ セット面からなるピットが規則正しく形成される。一 方、種がストライプ状のパターンの場合は、プリズム状 のファセット面が形成される。その後、下地基板を除去 し、さらにGaNの厚膜層を研削加工、研磨加工し、表 面を平坦化する。これによって、G a N基板 1 を製造す ることができる。ここで、GaN基板1の厚さは、自由 に設定することができる。このようにして製造されたG a N基板1は、C面が主面であり、その中に、所定のサ イズのドット状(あるいはストライプ状)の高密度欠陥 領域、すなわち領域Bが規則正しく形成された基板とな っている。領域B以外の単結晶領域、すなわち領域A は、領域Bに比べて低転位密度となっている。

【0095】図4にこのGaN基板1の領域Bに存在す 40 る転位を破線で模式的に示す。このようなGaN基板1上に図5に示すようにGaN系半導体層Lを成長させると、このGaN系半導体層Lには下地のGaN基板1の領域Bから転位が伝播して品質が低下する。

【0096】そこで、この第1の実施形態においては、図6に示すように、エッチングにより領域Bの上部を深さDだけ除去する。深さDは例えば1~10μmとする。こうすることで、領域Bの表面を、GaN基板1の主面から十分に離すことができる。そして、図7に示すように、このGaN基板1上に、有機金属化学気相成長 50

(MOCVD) 法などにより素子構造を形成するGaN系半導体層Lを成長させる。このGaN系半導体層Lのうち領域Bの上に成長した部分には領域Bから転位が伝播するが、この転位が伝播する領域はごく一部に限定されるため、GaN基板1の主面上に成長したGaN系半導体層Lにその領域による悪影響が及ばないようにすることができる。

【0097】領域Bのエッチングは次のようにして行う ことができる。一般に、GaNなどの窒化物系IIIー V族化合物半導体は化学的に安定で、髙温の、水酸化ナ トリウムなどの強アルカリ、強塩酸やリン酸などの酸を 除けば、室温付近でウエットエッチングは起こらない。 しかしながら、GaN基板1において領域Bは領域Aに 比べて転位密度、より一般的には欠陥密度がずっと高 い。この欠陥密度が高い領域Bでは領域Aに比べて結晶 を構成する原子の結合状態が不完全であり、完全結晶に 近い領域Aよりもエッチング速度が速いため、領域Bを 領域Aに対して選択的にエッチングすることができる。 このエッチングは、領域Aの表面をレジストなどでマス クして行ってもよいが、GaN基板1を全面エッチング することによっても領域Bだけを選択的にエッチングす ることができる。エッチング速度を上げるために、エッ チング液の温度を高くしてエッチングを行ってもよい。 エッチング液は、例えば、アルカリ溶液としては水酸化 カリウム(KOH)、酸としてはリン酸などを用いるこ とができる。エッチング方法の具体例を挙げると、エッ チング槽中に入れたKOH溶液を75℃に加熱保持し、 その中にGaN基板1を10分間浸し、エッチング終了 後GaN基板1を取り出し、純水洗浄を行い、乾燥窒素 のブローにより乾燥を行う。このエッチングにより、領 域Bを約5-μmの深さまで除去することができる。ここ で、このエッチング時にGaN基板1の裏面がエッチン グされて面荒れなどが発生するのを防止する目的で、必 要に応じて、GaN基板1の裏面に例えば厚さ20nm のTi膜と厚さ300nmのPt膜とを順次積層したT i/Pt膜を真空蒸着法などにより形成して保護膜と し、その後エッチングを行うようにしてもよい。なお、 このTi/Pt膜は例えば王水によりエッチング除去す ることができる。

【0098】領域Bのエッチングは上記のウエットエッチング以外に、例えば反応性イオンエッチング(RIE)のようなドライエッチングにより行ってもよく、水索雰囲気やアンモニア雰囲気などで800℃以上の温度で一定時間加熱保持することによる熱化学的エッチングにより行ってもよい。

【0099】次に、図6に示すGaN基板1を用いたGaN系半導体レーザの具体的な製造プロセスの一例を説明する。ここでは、リッジ構造およびSCH (Separate Confinement Heterostructure) 構造を有するGaN系半導体レーザについて説明する。

【0100】すなわち、図8に示すように、まず、GaN基板1の表面をサーマルクリーニングなどにより清浄化した後、その上にMOCVD法により、n型GaNバッファ層5、n型AlGaNクラッド層6、n型GaN光導波層7、アンドープのGain In、N/Gain In、N多重量子井戸構造の活性層8、アンドープInGaN劣化防止層9、p型AlGaNキャップ層10、p型GaN光導波層11、p型AlGaNクラッド層12およびp型GaNコンタクト層13を順次エピタキシャル成長させる。

【0101】ここで、n型GaNバッファ層5は厚さが例えば0.05 μ mであり、n型不純物として例えばSiがドープされている。n型AlGaNクラッド層6は厚さが例えば1.0 μ mであり、n型不純物として例えばSiがドープされ、Al組成は例えば0.08である。n型GaN光導波層7は厚さが例えば0.1 μ mであり、n型不純物として例えばSiがドープされている。アンドープIn、Gain N/In、Gain N多重量子井戸構造の活性層8は、例えば、井戸層としてのIn、Gain N層の厚さが7nmでy=0.02、井戸数が3である。

【0102】アンドープInGaN劣化防止層9は、活性層8に接している面から、p型AlGaNキャップ層9に接している面に向かってIn組成が徐々に単調減少するグレーディッド構造を有し、活性層8に接している面におけるIn組成は活性層8の障壁層としてのIn、Gai、N層のIn組成yと一致しており、p型AlGaNキャップ層10に接している面におけるIn組成は0となっている。このアンドープInGaN劣化防止層309の厚さは例えば20nmである。

【0103】p型AlGaNキャップ層10は厚さが例 えば10nmであり、p型不純物として例えばマグネシ ウム (Mg) がドープされている。このp型AlGaN キャップ層10のA1組成は例えば0.2である。この p型AlGaNキャップ層10は、p型GaN光導波層 11、p型AlGaNクラッド層12およびp型GaN コンタクト層13の成長時に活性層8からInが脱離し て劣化するのを防止するとともに、活性層8からのキャ リア (電子) のオーバーフローを防止するためのもので 40 ある。 p型G a N光導波層11は厚さが例えば0. 1μ mであり、p型不純物として例えばMgがドープされて いる。p型AIGaNクラッド層12は厚さが例えば 0. 5μmであり、p型不純物として例えばMgがドー プされ、Al組成は例えばO.08である。p型GaN コンタクト層13は厚さが例えば0.1μmであり、p 型不純物として例えばMgがドープされている。

【0104】また、Inを含まない層であるn型GaN バッファ層5、n型AlGaNクラッド層6、n型Ga N光導波層7、p型AlGaNキャップ層10、p型G 50

a N光導波層 1 1、p型A 1 G a Nクラッド層 1 2 およびp型G a Nコンタクト層 1 3 の成長温度は例えば 1 0 0 0 ℃程度とし、I nを含む層である G a i I n. N / G a i In, N多重量子井戸構造の活性層 8 の成長温度は例えば 7 0 0 ~ 8 0 0 ℃、例えば 7 3 0 ℃とする。アンドープ In G a N劣化防止層 9 の成長温度は、成長開始時点は活性層 8 の成長温度と同じく例えば 7 3 0 ℃に設定し、その後例えば直線的に上昇させ、成長終了時点でp型A 1 G a Nキャップ層 1 0 の成長温度と同じく例えば 8 3 5 ℃になるようにする。

【0105】これらのGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CHs)、Alの原料としてはトリメチルアルミニウム((CHs)、Al、TMA)、Inの原料としてはトリメチルインジウム((CHs)、In、TMI)を、Nの原料としてはNH、を用いる。また、キャリアガスとしては、例えば、Hzを用いる。ドーパントについては、n型ドーパントとしては例えばモノシラン(SiH、)を、p型ドーパントとしては例えばビス=メチルシクロペンタジエニルマグネシウム((CH、CoH、)、Mg)あるいはビス=シクロペンタジエニルマグネシウム((CH、CoH、)、Mg)あるいはビス=シクロペンタジエニルマグネシウム((CoHoCoHo)、Mg)を用いる

【0106】次に、上述のようにしてGaN系半導体層を成長させたGaN基板1をMOCVD装置から取り出す。そして、p型GaNコンタクト層13の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.1μmのSiOz膜(図示せず)を形成した後、このSiOz膜上にリソグラフィーによりリッジ部の形状に対応した所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CFaやCHF。などのフッ案を含むエッチングガスを用いたRIE法によりSiOz膜をエッチングし、リッジ部に対応する形状とする。

【0107】次に、このSiO2 膜をマスクとしてRIE法により p型AlGaNクラッド層12の厚さ方向の所定の深さまでエッチングを行うことにより、図9に示すように、〈1-100〉方向に延在するリッジ14を形成する。このU9ジ14の幅は例えば3 μ mである。このU9ジ14の幅は例えば3 μ mである。このU1Eのエッチングガスとしては例えば塩素系ガスを用いる。

【0108】次に、エッチングマスクとして用いたSiO₂ 膜をエッチング除去した後、基板全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが 0.3μ mのSiO2 膜のような絶縁膜15を成膜する。この絶縁膜15は電気絶縁および表面保護のためのものである。

【0109】次に、リソグラフィーによりp側電極形成 領域を除いた領域の絶縁膜15の表面を覆うレジストパ ターン (図示せず) を形成する。次に、このレジストパターンをマスクとして絶縁膜15をエッチングすることにより、開口15aを形成する。

【0110】次に、レジストパターンを残したままの状態で、基板全面に例えば真空蒸着法により例えばPd膜、Pt膜およびAu膜を順次形成した後、レジストパターンをその上に形成されたPd膜、Pt膜およびAu膜とともに除去する(リフトオフ)。これによって、絶縁膜15の開口15aを通じてp型GaNコンタクト層13にコンタクトしたp側電極16が形成される。ここで、このp側電極16を構成するPd膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、100nmおよび300nmとする。次に、p側電極16をオーミック接触させるためのアロイ処理を行う。

【0111】次に、GaN基板1の裏面に例えば真空蒸着法により例えばTi膜、Pt膜およびAu膜を順次形成し、Ti/Pt/Au構造のn側電極17を形成する。ここで、このn側電極17を構成するTi膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、50nmおよび100nmとする。次に、n側電極17をオ 20ーミック接触させるためのアロイ処理を行う。

【0112】次に、図10に示すように、秦子領域2 (太い実線で囲まれた一区画)の輪郭線に沿って、上述のようにしてレーザ構造が形成されたGaN基板1のスクライビングを劈開により行ってレーザバー4に加工して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、再びこのレーザバー4のスクライビングを劈開などにより行ってチップ化する。

【0113】図10においては、グレーの長方形が一つのGaN系半導体レーザを表し、その中央付近に描かれた直線がレーザストライプ3であり、これが発光領域の位置に相当する。さらに、それらが連なった破線で描かれた長方形がレーザバー4を表していて、このレーザバー4の長辺が共振器端面に相当する。

【0114】図10に示す例においては、GaN系半導体レーザのサイズが例えば600μm×346μmであり、横方向(長辺方向)は領域Bを結ぶ直線に沿って、縦方向(短辺方向)は領域Bを通らない直線に沿って、それぞれ基板のスクライビンを行うことによってそのサイズのGaN系半導体レーザに分離する。

【0115】この場合、領域Bは各GaN系半導体レーザの長辺の端面部分にのみ存在することになるので、レーザストライプ3が短辺の中点同士を結ぶ直線の近傍に位置するように案子の設計を行うことにより、領域Bの影響が発光領域に及ぶことを避けることができる。共振器のミラーについては、図10中の縦方向の直線に沿って、劈開などにより基板のスクライビングを行うことにより端面に形成されるが、その直線が領域Bを通らないので、領域Bにおける転位の影響を受けることはない。

したがって、発光特性が良く、信頼性が高いGaN系半導体レーザを得ることができる。以上により、図11に示すように、目的とするリッジ構造およびSCH構造を有するGaN系半導体レーザが製造される。

【0116】以上のように、この第1の実施形態によれば、平均転位密度が低い領域Aの中に平均転位密度が高い領域Bが六方格子状に周期的に配列しているGaN基板1のうち領域Bの上部をエッチングにより除去して領域Bの表面をGaN基板1の主面から離した上で、このGaN基板1上にレーザ構造を形成するGaN系半導体層を成長させているので、レーザ構造の形成に使用されるGaN系半導体層に領域Bの悪影響が及ばないようにすることができる。このため、発光特性が良好で、信頼性が高く長寿命のGaN系半導体レーザを実現することができる。

【0117】加えて、この第1の実施形態によれば、活性層8に接してアンドープInGaN劣化防止層9が設けられ、このアンドープInGaN劣化防止層9に接してp型AlGaNキャップ層10が設けられているので、アンドープInGaN劣化防止層9により、p型AlGaNキャップ層10により活性層8に発生する応力を大幅に緩和することができるとともに、p型層のp型ドーパントとして用いられるMgが活性層7に拡散するのを有効に抑制することができる。

【0118】次に、この発明の第2の実施形態について 説明する。図12に示すように、この第2の実施形態に おいては、GaN基板1の領域Bの全部をエッチングに より除去し、その部分を完全に空洞化する。そして、図 13に示すように、このGaN基板1上にMOCVD法 などによりGaN系半導体層Lを成長させる。上記以外 のことは第1の実施形態と同様であるので、説明を省略 する。この第2の実施形態によっても、第1の実施形態 と同様な利点を得ることができる。

【0119】次に、この発明の第3の実施形態について説明する。図14に示すように、この第3の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去するが、この場合、このエッチングは例えばRIEなどのドライエッチングにより行う。この後、領域Bの結晶性が領域Aの結晶性より悪いことを利用して、領域A上では成長が起きるが、領域B上では成長が起きないような成長条件でMOCVD法などによりGaN系半導体層Lを成長させる。この結果、GaN基板1の主面、すなわち領域A上にのみGaN系半導体層Lが成長するようにすることができる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第3の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0120】次に、この発明の第4の実施形態について 説明する。図15に示すように、この第4の実施形態に 50 おいては、第1の実施形態と同様にGaN基板1の領域

Bの上部をエッチング除去する。この後、領域Bの結晶 性が領域Aの結晶性より悪いことを利用して、領域A上 では成長が起きるが、領域B上では成長が起きないよう な成長条件でGaN系半導体層Lを横方向成長させる。 この結果、GaN基板1の主面、すなわち領域A上から GaN系半導体層Lが横方向成長して領域Bの上方で会 合し、最終的に表面を平坦化することができる。ただ し、GaN系半導体層しを会合させず、平坦化させない でもよい。上記以外のことは第1の実施形態と同様であ るので、説明を省略する。この第4の実施形態によって 10 も、第1の実施形態と同様な利点を得ることができる。 【0121】次に、この発明の第5の実施形態について 説明する。図16に示すように、この第5の実施形態に おいては、GaN基板1の主面のうち領域Bの部分を完 全に覆うようにSiOz 膜などの絶縁膜18を形成す る。この絶縁膜18は、領域Bを完全に覆うことができ ればどのような形状であってもよく、例えば、領域Bの 形状に合わせて円形としても、領域Bを含む四角形その 他の多角形としても、さらには一列に並んだ領域Bおよ びその間の部分の領域Aを完全に覆うストライプ形状と してもよい。次に、図17に示すように、このGaN基 板1上にMOCVD法などによりGaN系半導体層しを 成長させる。このとき、絶縁膜18が成長マスクの役割 を果たすため、この絶縁膜18で覆われていない部分に おけるGaN基板1の主面上にのみGaN系半導体層L が成長する。上記以外のことは第1の実施形態と同様で あるので、説明を省略する。この第5の実施形態によっ ても、第1の実施形態と同様な利点を得ることができ

【0122】次に、この発明の第6の実施形態について説明する。図18に示すように、この第6の実施形態においては、第5の実施形態と同様に、GaN基板1の主面のうち領域Bの部分を完全に覆うようにSiOz 膜などの絶縁膜18を形成する。次に、図18および図19に示す過程を経て、GaN基板1上にMOCVD法などを用いてELOによりGaN系半導体層Lを横方向成長させる。このとき、絶縁膜18上で横方向成長するGaN系半導体層しが会合する。ただし、GaN系半導体層しを会合させないようにしてもよい。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第6の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

る。

【0123】次に、この発明の第7の実施形態について 説明する。図20に示すように、この第7の実施形態に おいては、第1の実施形態と同様にGaN基板1の領域 Bの上部をエッチング除去する。次に、GaN基板1の 全面にSiO。膜などの絶縁膜18を形成し、領域Bの 除去部を埋める。次に、図21に示すように、例えばR IE法により絶縁膜18のエッチバックを行うことによ り、領域Bの除去部にのみこの絶縁膜18を残す。この 50

後、第5または第6の実施形態と同様に、GaN基板1 上にGaN系半導体層Lを成長させる。上記以外のこと は第1の実施形態と同様であるので、説明を省略する。 この第7の実施形態によっても、第1の実施形態と同様 な利点を得ることができる。

【0124】次に、この発明の第8の実施形態について 説明する。図22に示すように、この第8の実施形態に おいては、第1の実施形態と同様にGaN基板1の領域 Bの上部をエッチング除去する。次に、GaN基板1の 全面にSiOz 膜などの絶縁膜18を形成する。このと き、この絶縁膜18の厚さが、領域Bの除去部が完全に 埋められない程度に小さいとする。次に、例えばRIE 法により絶縁膜18のエッチバックを行うことにより、 領域A上の絶縁膜18を除去する。この後、第5または 第6の実施形態と同様に、GaN基板1上にGaN等 導体層Lを成長させる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第8の実施 形態によっても、第1の実施形態と同様な利点を得ることができる。

【0125】次に、この発明の第9の実施形態について 説明する。図23に示すように、この第9の実施形態に おいては、第1の実施形態と同様にGaN基板1の領域 Bの上部をエッチング除去する。次に、GaN基板1の 全面にSiO2 膜などの絶縁膜18を形成し、領域Bの 除去部を埋めた後、この絶縁膜18をエッチングにより 第5の実施形態と同様な形状にパターニングする。この 後、第5または第6の実施形態と同様に、GaN基板1 上にGaN系半導体層Lを成長させる。上記以外のこと は第1の実施形態と同様であるので、説明を省略する。 この第9の実施形態によっても、第1の実施形態と同様 な利点を得ることができる。

【0126】次に、この発明の第10の実施形態につい て説明する。図24に示すように、この第10の実施形 態においては、第1の実施形態と同様にGaN基板1の 領域Bの上部をエッチング除去するが、この場合、エッ チング深さは十分に大きく、例えば数十μ m程度とす る。次に、図25に示すように、GaN基板1の全面に SiOz 膜などの絶縁膜18形成する。このとき、領域 Bの除去部が深いため、この除去部は絶縁膜18によっ て完全には埋められず、内部に空洞が形成されるとす る。次に、例えばRIE法により絶縁膜18のエッチバ ックを行うことにより、領域A上の絶縁膜18を除去す る。この後、第5または第6の実施形態と同様に、Ga N基板1上にGaN系半導体層Lを成長させる。上記以 外のことは第1の実施形態と同様であるので、説明を省 略する。この第10の実施形態によっても、第1の実施 形態と同様な利点を得ることができる。

【0127】次に、この発明の第11の実施形態について説明する。図27に示すように、この第11の実施形態においては、GaN基板1の領域Aの中に領域Bが六

方格子状に周期的に配列していることは第1の実施形態と同様であるが、領域Aと領域Bとの間に、領域Aの平均転位密度と領域Bの平均転位密度との中間的な平均転位密度の領域Cが遷移領域として形成されていることが第1の実施形態と異なる。具体的には、領域Aの平均転位密度は2×10° cm² 以下、領域Bの平均転位密度は1×10° cm² 以上、領域Cの平均転位密度は1×10° cm² 以上、領域Cの平均転位密度は1×10° cm² より小さく、2×10° cm² より大きく、例えば(1~2)×10′ cm² 程度である。領域Bの配列周期(最近接の領域Bの中心同士の間隔)は例 10えば300μm、その直径は例えば20μmである。また、領域Cの直径は例えば120μmである。

【0128】この第11の実施形態においては、第1の 実施形態においてはGaN基板1の領域Bの上部をエッ チングにより除去したのに対し、GaN基板1の領域B および領域Cの両方の上部をエッチングにより除去す る。上記以外のことは第1の実施形態と同様であるの で、説明を省略する。この第11の実施形態によって も、第1の実施形態と同様な利点を得ることができる。 【0129】次に、この発明の第12の実施形態につい 20 て説明する。この第12の実施形態においては、第2の 実施形態においてはGaN基板1の領域Bの全部をエッ チングにより除去したのに対し、GaN基板1の領域B および領域Cの両方の全部をエッチングにより除去す る。上記以外のことは第1および第11の実施形態と同 様であるので、説明を省略する。この第12の実施形態 によっても、第1の実施形態と同様な利点を得ることが できる。

【0130】次に、この発明の第13の実施形態について説明する。この第13の実施形態においては、第3の実施形態においては、第3の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。この第13の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0131】次に、この発明の第14の実施形態について説明する。この第14の実施形態においては、第4の実施形態においては、第4の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。この第14の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0132】次に、この発明の第15の実施形態について説明する。この第15の実施形態においては、第5の実施形態においては、第5の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領 50

域Cの両方を絶縁膜18により覆う。上記以外のことは 第1、第5および第11の実施形態と同様であるので、 説明を省略する。この第15の実施形態によっても、第 1の実施形態と同様な利点を得ることができる。

【0133】次に、この発明の第16の実施形態について説明する。この第16の実施形態においては、第6の実施形態においては、第6の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領域Cの両方を絶縁膜18により覆う。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第16の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0134】次に、この発明の第17の実施形態について説明する。この第17の実施形態においては、第7の実施形態においては、第7の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第17の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0135】次に、この発明の第18の実施形態について説明する。この第18の実施形態においては、第8の実施形態においては、第8の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第18の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0136】次に、この発明の第19の実施形態について説明する。この第19の実施形態においては、第9の実施形態においては、第9の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第19の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0137】次に、この発明の第20の実施形態について説明する。この第20の実施形態においては、第10の実施形態においては、第10の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。この第20の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0138】次に、この発明の第21の実施形態について説明する。図28に示すように、この第21の実施形

態においては、第1の実施形態と異なり、長方形の素子 領域2の輪郭線は、その長辺および短辺とも、領域Bの 中心同士を結ぶ直線からなる。この場合も、レーザスト ライプ3の位置は、素子領域2の短辺の中点同士を結ぶ 線上とする。こうすることにより、領域Bの影響が発光 領域に及ぶことを避けることができる。

45

【0139】この第21の実施形態においては、領域Bの中心同士を結ぶ直線からなる、素子領域2の輪郭線に沿って劈開によりスクライビングを行うことにより共振器のミラーが形成されることが第1の実施形態と異なっ 10でいる。ここで、領域Bは転位が多いので、領域Aよりも壊れやすいと考えられる。したがって、領域B同士を結ぶ直線に沿ってスクライビングを行うと、領域Bがいわばミシン目のような役割を果たして領域Aの部分もきれいに劈開される。この際、領域Bの部分の端面は転位が多いため、必ずしも平坦にならないが、その間の領域Aの部分の端面は平坦となる。

【0140】平坦性が必要とされるのは、レーザストライプ3の端面部分であるが、図28に示すような配置であれば、領域Bの部分の端面は発光特性などに悪影響を20及ばさない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第21の実施形態によっても、第1の実施形態と同様な利点を得ることができる。

【0141】次に、この発明の第22の実施形態について説明する。図29はこの第22の実施形態において用いるGaN基板を示す平面図である。図29に示すように、この第22の実施形態においては、領域Bがレーザストライプ3に含まれないように素子領域2が画定される。ここで、レーザストライプ3は領域Bから50μm 30以上離れている。この場合、素子領域2には2個の領域Bが含まれることになる。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第22の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0142】次に、この発明の第23の実施形態について説明する。図30はこの第23の実施形態において用いるGa N基板を示す平面図である。このGa N基板1は n型でC面方位である。ただし、Ga N基板1は R面、A面またはM面方位のものであってもよい。このGa N基板1においては、平均転位密度が低い結晶からなる領域Aの中に平均転位密度が高い結晶からなる領域BがGa Nの $\langle 11-20 \rangle$ 方向に例えば 400μ m間隔で周期的に配列し、 $\langle 11-20 \rangle$ 方向と直交する $\langle 1-100 \rangle$ 方向に例えば $20\sim100\mu$ m間隔で周期的に配列している。ただし、 $\langle 11-20 \rangle$ 方向と $\langle 1-100 \rangle$ 方向とを入れ替えてもよい。

【0143】この第23の実施形態においては、図31 り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bに示すように、レーザストライプ3に平行な一対の端面 の列とその次の領域Bの列との間に位置し、かつ、レー が ⟨1-100⟩ 方向の領域Bの列を通り、かつ、レー 50 ザストライプ3が領域Bの列から50μm以上離れた位

ザストライプ3がこの領域Bの列の間の領域の中央付近に位置するように素子領域2が画定される。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第23の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0144】次に、この発明の第24の実施形態について説明する。図32に示すように、この第24の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1-100〉方向の領域Bの列を通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第24の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0145】次に、この発明の第25の実施形態について説明する。図33に示すように、この第25の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一対の端面がいずれも〈1-100〉方向の領域Bの列の間に位置し、かつ、レーザストライプ3がこの領域Bの列の間の領域の中央付近に位置するように素子領域2が画定される点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第25の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0146】次に、この発明の第26の実施形態について説明する。図34に示すように、この第26の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1-100〉方向の領域Bの列を通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から50μm以上離れた位置を通る点で、第23の実施形態と異なる。この場合、索子領域2には領域Bの列は1本含まれる。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第26の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0147】次に、この発明の第27の実施形態について説明する。図35に示すように、この第27の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1-100〉方向の領域Bの列から離れた位置を通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から50μm以上離れた位

置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第27の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0148】次に、この発明の第28の実施形態について説明する。図36はこの第28の実施形態において用いるGa N基板1を示す平面図である。このGa N基板1は、領域BがGa Nの〈11-20〉方向に例えば200 μm間隔で周期的に配列していることを除いて、第 100 実施形態において用いたGa N基板1 と同様である。この場合、素子領域2 には領域B の列は2 本含まれる

【0149】図36に示すように、この第28の実施形態においては、レーザストライプ3が隣接する領域Bの列の間の領域の中央付近に位置し、かつ、レーザストライプ3に平行な一対の端面がこれらの領域Bの列とそれらの直ぐ外側の領域Bの列との間の領域の中央付近に位置する。上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。この第28の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0150】次に、この発明の第29の実施形態について説明する。図37はこの第29の実施形態において用いるGaN基板を示す平面図である。このGaN基板1はn型でC面方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に、平均転位密度が高い結晶からなり、GaNの〈1-100〉方向に線状に延在する領域Bが〈1-100〉方向と直交する〈11-20〉方向に例えば400 μ m間隔で周期的に配列している。ただし、〈1-100〉方向と〈11-20〉方向とを入れ替えてもよい。

【0151】この第29の実施形態においては、図38に示すように、レーザストライプ3に平行な一対の端面が領域Bを通り、かつ、レーザストライプ3がこの領域Bの間の領域の中央付近に位置するように素子領域2が画定される。この場合、素子領域2には領域Bの列は実質的に含まれない。上記以外のことは第1の実施形態と同様であるので、説明を省略する。この第29の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0152】次に、この発明の第30の実施形態について説明する。図39に示すように、この第30の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。

上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第30の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0153】次に、この発明の第31の実施形態について説明する。図40に示すように、この第31の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一対の端面がいずれも領域Bの間に位置し、かつ、レーザストライプ3がこの領域Bの間の領域の中央付近に位置するように案子領域2が画定される点で、第29の実施形態と異なる。この場合、案子領域2には領域Bの列は実質的に含まれない。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第31の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0154】次に、この発明の第32の実施形態について説明する。図41に示すように、この第32の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列に直ぐ隣はする領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、案子領域2には領域Bは1本含まれる。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第32の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0155】次に、この発明の第33の実施形態について説明する。図42に示すように、この第33の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bから離れた位置を通り、他方の端面がこの領域Bに直ぐ隣接する領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、案子領域2には領域Bの列は1本含まれる。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第33の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0156】次に、この発明の第34の実施形態について説明する。図43はこの第34の実施形態において用いるGa N基板1を示す平面図である。このGa N基板1は、領域BがGa Nの〈11-20〉方向に例えば 200μ m間隔で周期的に配列していることを除いて、第29の実施形態において用いたGa N基板1と同様である。この場合、案子領域2には領域Bの列は2本含まれる。

【0157】図43に示すように、この第34の実施形

50

態においては、レーザストライプ3が隣接する領域Bの間の領域の中央付近に位置し、かつ、レーザストライプ3に平行な一対の端面がこれらの領域Bとそれらの直ぐ外側の領域Bとの間の領域の中央付近に位置する。上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。この第34の実施形態によれば、第1の実施形態と同様な利点を得ることができる。

【0158】以上、この発明の実施形態について具体的 に説明したが、この発明は、上述の実施形態に限定され るものではなく、この発明の技術的思想に基づく各種の 10 変形が可能である。

【0159】例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。

【0160】具体的には、例えば、上述の実施形態においては、この発明をSCH構造のGaN系半導体レーザの製造に適用した場合について説明したが、この発明は、例えば、DH (Double Heterostructure) 構造のGaN系半導体レーザの製造に適用してもよいことはもち 20 ろん、GaN系発光ダイオードの製造に適用してもよく、さらにはGaN系FETやGaN系へテロ接合バイポーラトランジスタ(HBT)などの窒化物系IIIーV族化合物半導体を用いた電子走行素子に適用してもよい。

【0161】また、上述の実施形態において、GaN基板1がサファイア基板などの異種基板上に設けられたものであってもよい。

【0162】また、上述の実施形態においては、GaN系半導体層の成長にMOCVD法を用いているが、GaN系半導体層の成長には、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長(HVPE)や分子線エピタキシー(MBE)法などの他の成長方法を用いてもよい。

【0163】さらに、上述の実施形態においては、MOCVD法により成長を行う際のキャリアガスとしてH2ガスを用いているが、必要に応じて、他のキャリアガス、例えばH2とN2あるいはHe、Arガスなどとの混合ガスを用いてもよい。また、上述の実施形態においては、劈開により共振器端面を形成しているが、共振器40端面は例えばRIEのようなドライエッチングにより形成してもよい。

[0164]

【発明の効果】以上説明したように、この発明によれば、発光素子構造あるいは素子構造を形成する窒化物系III-V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系III-V族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第1の領域より平均転位密度が高い、あるいは活晶性が悪い第2の領 50

域と直接接触しないようにしているので、発光索子構造 あるいは素子構造を形成する窒化物系 I I I - V族化合 物半導体層、あるいは半導体層、あるいは各種の材料か らなる層に第 2 の領域による悪影響が及ばないようにす ることができる。このため、発光特性などの特性が良好 で信頼性も高く長寿命の半導体発光素子あるいは特性が 良好で信頼性も高く長寿命の半導体素子あるいは特性が 良好で信頼性も高く長寿命の各種の素子を実現すること ができる。

) 【図面の簡単な説明】

【図1】この発明の第1の実施形態において用いるG a N基板を示す斜視図および断面図である。

【図2】この発明の第1の実施形態において用いるGaN基板を示す平面図である。

【図3】この発明の第1の実施形態において用いるGa N基板の領域Bの近傍における転位密度の分布の一例を 示す略線図である。

【図4】この発明の第1の実施形態との比較例を説明するための断面図である。

【図5】この発明の第1の実施形態との比較例を説明するための断面図である。

【図6】この発明の第1の実施形態において用いるGa N基板を示す断面図である。

【図7】この発明の第1の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図8】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図9】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図10】この発明の第1の実施形態によるGaN系半 導体レーザの製造方法を説明するための平面図である。

【図11】この発明の第1の実施形態によるGaN系半 導体レーザの製造方法を説明するための断面図である。

【図12】この発明の第2の実施形態において用いるG a N基板を示す断面図である。

【図13】この発明の第2の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図14】この発明の第3の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図15】この発明の第4の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図16】この発明の第5の実施形態において用いるGaN基板を示す断面図である。

【図17】この発明の第5の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図18】この発明の第6の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図19】この発明の第6の実施形態においてGaN基板上にGaN系半導体層を成長させた状態を示す断面図である。

【図20】この発明の第7の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図21】この発明の第7の実施形態において用いるGaN基板の製造方法を説明するための断面図である。

【図22】この発明の第8の実施形態において用いるG a N基板を示す断面図である。

【図23】この発明の第9の実施形態において用いるG a N基板を示す断面図である。

【図24】この発明の第10の実施形態において用いる GaN基板の製造方法を説明するための断面図である。

【図25】この発明の第10の実施形態において用いる GaN基板の製造方法を説明するための断面図である。

【図26】この発明の第10の実施形態において用いる GaN基板の製造方法を説明するための断面図である。 【図27】この発明の第11の実施形態において用いる GaN基板を示す平面図である。

【図28】この発明の第21の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図29】この発明の第22の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図31】この発明の第23の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図32】この発明の第24の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図33】この発明の第25の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。 *【図34】この発明の第26の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図35】この発明の第27の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図である。

【図36】この発明の第28の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図である。

10 【図37】この発明の第29の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図38】この発明の第29の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図39】この発明の第30の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。

【図40】この発明の第31の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図である。

【図41】この発明の第32の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ る。


【図42】この発明の第33の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図である。


【図43】この発明の第34の実施形態によるGaN系 半導体レーザの製造方法を説明するための平面図であ 30 る。


【符号の説明】・・・・

1・・・GaN基板、2・・・素子領域、3・・・レーザストライプ、5・・・n型GaNバッファ層、6・・・n型AlGaNクラッド層、7・・・n型GaN光導波層、8・・・活性層、9・・・アンドープInGaN劣化防止層、10・・・p型AlGaNキャップ層、11・・・p型GaN光導波層、12・・・p型AlGaNクラッド層、13・・・p型GaNコンタクト層、14・・・リッジ、15、18・・・絶縁膜、16・・・n側電極、17・・・p側電極


*40 n側電極、17 【図4】 · 【図5】











【図6】




















(. .







フロン	トページの続き
-----	---------

(51) Int. Cl. ⁷	
H 0 1 L	29/737
	29/80
	33/00

識別記号

FI HO1L 21/302 29/80 テーマコート'(参考) C 5 F O 7 3 Z 5 F 1 O 2 (35)

🥌 🌦 🤄

(72)発明者 小林 俊雅 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内

(72)発明者 中島 博 東京都品川区北品川 6 丁目 7番35号 ソニ 一株式会社内

(72) 発明者 元木 健作 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 F 夕一ム(参考) 5F003 AZ01 BF06 BM02 BM03 BP31
BP32

5F004 AA06 BA04 DA01 DA16 DB03
DB19 EA06 EA34 EA38

5F041 AA40 CA23 CA34 CA40 CA65
CA74 CA75 CA76

5F043 AA16 BB10 FF01 GG10
5F045 AA04 AB14 AB32 AC08 AC12
AF04 AF09 BB12 BB16 CA12
HA03 HA04

5F073 AA13 AA45 AA74 CA07 DA05

DA22 DA24 DA32 DA34 DA35 5F102 GB01 GC01 GD01 GJ10 GL04 GM04 GR01 HC01